|
1. Дифференциальный усилитель на биполярных транзисторах, содержащий входной усилительный дифференциальный каскад на транзисторах, включенных по схеме с общим эмиттером, с цепями нагрузки в коллекторах входных транзисторов и источником тока на транзисторе в цепи их эмиттеров, второй усилительный транзисторный каскад, выполненный по схеме с общей базой, с нагрузкой в виде транзисторов, включенных по схеме с общим эмиттером, с резисторами в цепи эмиттеров, и выходной каскад, выполненный в виде повторителя напряжения, причем эмиттеры усилительных транзисторов второго усилительного каскада подключены к коллекторам соответствующих входных транзисторов, отличающийся тем, что в него введены, по крайней мере, один дополнительный усилительный транзисторный каскад с резистивными нагрузками в цепях эмиттера и коллектора, вход которого соединен с коллектором второго усилительного транзистора и коллектором второго нагрузочного транзистора второго усилительного каскада, буферный каскад в виде эмиттерного повторителя, выход которого соединен с базой первого нагрузочного транзистора второго усилительного каскада, в котором коллектор первого усилительного транзистора соединен с коллектором первого нагрузочного транзистора и со входом буферного каскада, и пусковой резистор, включенный между базой первого транзистора второго усилительного каскада и отрицательной шиной питания, причем базы нагрузочных транзисторов второго усилительного каскада соединены между собой и с базой транзистора источника тока в цепи эмиттеров входных транзисторов, коллектор которого соединен с эмиттерами входных транзисторов, к которым подключены базы усилительных транзисторов второго усилительного каскада, а коллектор усилительного транзистора дополнительного усилительного каскада соединен со входом выходного каскада. 2. Дифференциальный усилитель по п.1, отличающийся тем, что для осуществления частотной коррекции он снабжен выводом с коллектора второго усилительного транзистора второго усилительного каскада. 3. Дифференциальный усилитель по п.2, отличающийся тем, что для дополнительной частотной коррекции он снабжен выводом с коллектора усилительного транзистора дополнительного усилительного каскада. 4. Дифференциальный усилитель на биполярных транзисторах, содержащий входной усилительный дифференциальный каскад на транзисторах, включенных по схеме с общим эмиттером, с цепями нагрузки в коллекторах входных транзисторов и источником тока на транзисторе в цепи эмиттеров, второй усилительный транзисторный каскад, выполненный по схеме с общей базой, с нагрузкой в виде транзисторов, включенных по схеме с общим эмиттером с резисторами в цепи эмиттеров, и выходной каскад, выполненный в виде повторителя напряжения, причем эмиттеры усилительных транзисторов второго усилительного каскада подключены к коллекторам соответствующих входных транзисторов, отличающийся тем, что в него введены, по крайней мере, один дополнительный транзисторный усилительный каскад с резистивными нагрузками в цепях эмиттера и коллектора, выполненный по схеме с общим эмиттером, вход которого соединен с коллектором второго усилительного транзистора и коллектором второго нагрузочного транзистора второго усилительного каскада, буферный каскад в виде эмиттерного повторителя, выход которого соединен с базой первого нагрузочного транзистора второго усилительного каскада, в котором коллектор первого усилительного транзистора соединен с коллектором первого нагрузочного транзистора и со входом буферного каскада, а между эмиттерами входных транзисторов включен низкоомный резистор, параллельно которому включены два последовательно соединенных резистора, между общей точкой которых, соединенной с базами усилительных транзисторов второго усилительного каскада, и отрицательной шиной питания включен пусковой резистор, между эмиттером первого транзистора входного усилительного каскада и выходом усилителя включен резистор обратной связи, определяющий вместе с низкоомным резистором величину коэффициента усиления усилителя, между отрицательной шиной питания и эмиттером каждого входного транзистора введен источник тока на транзисторе, включенном по схеме с общим эмиттером, причем базы нагрузочных транзисторов второго усилительного каскада соединены между собой и с базами транзисторов источников тока, коллекторы которых соединены с эмиттерами соответствующих входных транзисторов, а коллектор усилительного транзистора дополнительного усилительного каскада подключен ко входу выходного каскада. 5. Дифференциальный усилитель по п.4, отличающийся тем, что для осуществления частотной коррекции и формирования верхней частоты он снабжен выводом с коллектора второго усилительного транзистора второго усилительного каскада. 6. Дифференциальный усилитель по п.4, отличающийся тем, что для осуществления частотной коррекции и формирования верхней частоты он снабжен выводом с коллектора усилительного транзистора дополнительного усилительного каскада. 
|
