|
Многоканальное устройство сопряжения с интерфейсом последовательного кода, характеризующееся тем, что оно содержит блок управления, блок сопряжения с внешней интерфейсной магистралью, регистр данных, регистр статуса, сдвиговый регистр, запоминающее устройство, делитель частоты, счетчик номера канала, первый мультиплексор, второй мультиплексор, первый дешифратор, второй дешифратор, при этом каждый из n входных каналов содержит RS-триггер и D-триггер, каждый из m выходных каналов содержит первый D-триггер и второй D-триггер, S-вход RS-триггера каждого из n входных каналов является входом синхроимпульсов соответствующего входного канала, вход данных D-триггера каждого из n входных каналов является входом данных соответствующего входного канала, выход RS-триггера каждого из n входных каналов соединен с соответствующим информационным входом первого мультиплексора, а также соединен с входом синхронизации D-триггера своего входного канала, выход D-триггера каждого из n входных каналов соединен с соответствующим информационным входом второго мультиплексора, R-вход RS-триггера каждого из n входных каналов соединен с соответствующим выходом первого дешифратора, вход разрешения работы первого дешифратора соединен с пятым выходом блока управления, выход первого мультиплексора соединен с первым входом блока управления, выход второго мультиплексора соединен со вторым входом блока управления, адресные входы первого мультиплексора, второго мультиплексора, первого дешифратора, второго дешифратора и шестой вход блока управления соединены с выходом счетчика номера канала, входы синхронизации первых D-триггеров каждого из m выходных каналов соединены между собой и с первым выходом блока управления, входы данных первых D-триггеров каждого из m выходных каналов соединены между собой и со вторым выходом блока управления, входы синхронизации вторых D-триггеров каждого из m выходных каналов соединены между собой и с третьим выходом блока управления, входы данных вторых D-триггеров каждого из m выходных каналов соединены между собой и с четвертым выходом блока управления, вход разрешения работы первого D-триггера каждого из m выходных каналов и вход разрешения работы второго D-триггера данного выходного канала соединены между собой и с соответствующим выходом второго дешифратора, выход первого триггера каждого из m выходных каналов является выходом синхроимпульсов соответствующего выходного канала, выход второго D-триггера каждого из m выходных каналов является выходом данных соответствующего выходного канала, первый вход-выход блока управления соединен со входом-выходом управления блока сопряжения с внешней интерфейсной магистралью, интерфейсный вход-выход которого является входом-выходом внешней интерфейсной магистрали, второй вход-выход блока управления соединен со входом-выходом управления регистра данных, третий вход-выход блока управления соединен со входом-выходом управления регистра статуса, четвертый вход-выход блока управления соединен со входом-выходом управления сдвигового регистра, шестой выход блока управления соединен со входом сдвигового регистра, третий вход блока управления соединен с выходом сдвигового регистра, входы-выходы данных блока сопряжения с внешней интерфейсной магистралью, регистра данных, регистра статуса, сдвигового регистра и запоминающего устройства соединены между собой, седьмой выход блока управления соединен со входом управления запоминающего устройства, восьмой выход блока управления соединен со входом адреса запоминающего устройства, выход делителя частоты соединен со входом счетчика номера канала и с пятым входом блока управления, вход делителя частоты и четвертый вход блока управления соединены между собой и образуют вход тактовой частоты. 
|
