|
Устройство сопряжения внутрисистемной параллельной магистрали с внешним магистральным параллельным интерфейсом, характеризующееся тем, что оно содержит блок управления ведущего устройства, формирователь прерываний, регистр адреса чтения-записи, мультиплексор адреса-данных, регистр данных записи ведущего устройства, регистр данных чтения ведущего устройства, магистральный приемопередатчик сигналов управления внешнего магистрального параллельного интерфейса ведущего устройства, блок формирования контрольных разрядов данных ведущего устройства, магистральный приемопередатчик сигналов контрольных разрядов данных внешнего магистрального параллельного интерфейса ведущего устройства, магистральный приемопередатчик сигналов адреса-данных внешнего магистрального параллельного интерфейса ведущего устройства, блок управления ведомого устройства, мультиплексор адреса чтения-записи в оперативное запоминающее устройство, регистр данных записи ведомого устройства, регистр данных чтения ведомого устройства, оперативное запоминающее устройство, регистр адреса оперативного запоминающего устройства, регистр разрешенных зон адресов внешнего магистрального параллельного интерфейса, блок сравнения адреса, магистральный приемопередатчик сигналов адреса-данных внешнего магистрального параллельного интерфейса ведомого устройства, блок формирования контрольных разрядов данных ведомого устройства, магистральный приемопередатчик сигналов контрольных разрядов данных внешнего магистрального параллельного интерфейса ведомого устройства, магистральный приемопередатчик сигналов управления внешнего магистрального параллельного интерфейса ведомого устройства, устройство управления, дешифратор адреса внутрисистемной параллельной магистрали, регистр управления, регистр идентификатора, регистр статуса, согласующее устройство, контроллер разовых команд, формирователь выходных разовых команд, приемник входных разовых команд, магистральный приемопередатчик сигналов данных внутрисистемной параллельной магистрали, магистральный приемопередатчик сигналов адреса внутрисистемной параллельной магистрали, внутреннюю магистраль данных, внутреннюю магистраль управления, магистраль управления ведущего устройства, магистраль управления ведомого устройства, вход-выход данных внутрисистемной параллельной магистрали, вход адреса внутрисистемной параллельной магистрали, вход-выход управления внутрисистемной параллельной магистрали, вход-выход внешнего магистрального параллельного интерфейса, выход разовых команд, вход разовых команд, при этом вход блока управления ведущего устройства, первый вход блока управления ведомого устройства, управляющие входы регистра адреса чтения-записи, регистра управления, регистра идентификатора, регистра статуса, контроллера разовых команд при помощи внутренней магистрали управления соединены со вторым входом-выходом устройства управления, второй выход блока управления ведущего устройства соединен со входом формирователя прерываний, вход-выход блока управления ведущего устройства соединен с первым входом-выходом магистрального приемопередатчика сигналов управления внешнего магистрального параллельного интерфейса ведущего устройства, управляющие входы мультиплексора адреса-данных, регистра данных записи ведущего устройства, регистра данных чтения ведущего устройства, магистрального приемопередатчика сигналов контрольных разрядов данных внешнего магистрального параллельного интерфейса ведущего устройства, магистрального приемопередатчика сигналов адреса-данных внешнего магистрального параллельного интерфейса ведущего устройства при помощи магистрали управления ведущего устройства соединены с первым выходом блока управления ведущего устройства, вход мультиплексора адреса-данных соединен с выходом регистра адреса чтения-записи, первый вход-выход мультиплексора адреса-данных соединен со входом регистра данных чтения ведущего устройства и выходом регистра данных записи ведущего устройства, второй вход-выход мультиплексора адреса-данных соединен с первым входом-выходом магистрального приемопередатчика сигналов адреса-данных внешнего магистрального параллельного интерфейса ведущего устройства и со входом блока формирования контрольных разрядов данных ведущего устройства, выход которого соединен с первым входом-выходом магистрального приемопередатчика сигналов контрольных разрядов данных внешнего магистрального параллельного интерфейса ведущего устройства, управляющие входы мультиплексора адреса чтения-записи оперативного запоминающего устройства, регистра данных записи ведомого устройства, регистра данных чтения ведомого устройства, оперативного запоминающего устройства, регистра адреса оперативного запоминающего устройства, регистра разрешенных зон адресов внешнего магистрального параллельного интерфейса, магистрального приемопередатчика сигналов адреса-данных внешнего магистрального параллельного интерфейса ведомого устройства, магистрального приемопередатчика сигналов контрольных разрядов данных внешнего магистрального параллельного интерфейса ведомого устройства при помощи магистрали управления ведомого устройства соединены с выходом блока управления ведомого устройства, вход-выход блока управления ведомого устройства соединен с первым входом-выходом магистрального приемопередатчика сигналов управления внешнего магистрального параллельного интерфейса ведомого устройства, к первому входу блока сравнения адреса подключен выход регистра разрешенных зон адресов внешнего магистрального параллельного интерфейса, ко второму входу блока сравнения адреса подключен выход мультиплексора адреса чтения-записи оперативного запоминающего устройства, выход блока сравнения адреса подключен к второму входу блока управления ведомого устройства, выход мультиплексора адреса чтения-записи оперативного запоминающего устройства соединен со входом данных регистра адреса оперативного запоминающего устройства, выход которого соединен со входом адреса оперативного запоминающего устройства, входы-выходы данных регистров управления, идентификатора и статуса, контроллера разовых команд, входы данных регистра адреса чтения-записи, регистров данных записи ведущего и ведомого устройств, регистра разрешенных зон адресов внешнего магистрального параллельного интерфейса, выходы данных регистров данных чтения ведущего и ведомого устройств соединены при помощи внутренней магистрали данных со вторым входом-выходом магистрального приемопередатчика сигналов данных внутрисистемной параллельной магистрали, первый вход-выход которого является входом-выходом данных внутрисистемной параллельной магистрали, вход дешифратора адреса внутрисистемной параллельной магистрали соединен с выходом магистрального приемопередатчика сигналов адреса внутрисистемной параллельной магистрали, вход которого является входом данных внутрисистемной параллельной магистрали, выход дешифратора адреса внутрисистемной параллельной магистрали соединен со входом устройства управления, первый вход-выход устройства управления, первый и второй выходы формирователя прерываний образуют вход-выход управления внутрисистемной параллельной магистрали, вход регистра данных чтения ведомого устройства, выход регистра данных записи ведомого устройства, первый вход мультиплексора адреса чтения-записи оперативного запоминающего устройства, вход-выход данных оперативного запоминающего устройства, вход блока формирования контрольных разрядов данных ведомого устройства соединены с первым входом-выходом магистрального приемопередатчика сигналов адреса-данных внешнего магистрального параллельного интерфейса ведомого устройства, выход блока формирования контрольных разрядов данных ведомого устройства соединен с первым входом-выходом магистрального приемопередатчика сигналов контрольных разрядов данных внешнего магистрального параллельного интерфейса ведомого устройства, второй вход мультиплексора адреса чтения-записи оперативного запоминающего устройства соединен с выходом регистра адреса чтения-записи, вторые входы-выходы магистральных приемопередатчиков сигналов адреса-данных внешнего магистрального параллельного интерфейса ведущего и ведомого устройств, вторые входы-выходы магистральных приемопередатчиков сигналов контрольных разрядов данных внешнего магистрального параллельного интерфейса ведущего и ведомого устройств, вторые входы-выходы магистральных приемопередатчиков сигналов управления внешнего магистрального параллельного интерфейса ведущего и ведомого устройств соединены с первым входом-выходом согласующего устройства, второй вход-выход которого является входом-выходом внешнего магистрального параллельного интерфейса, выход контроллера разовых команд соединен со входом формирователя выходных разовых команд, выход которого является выходом разовых команд, вход контроллера разовых команд соединен с выходом приемника входных разовых команд, вход которого является входом разовых команд. 
|
