|
Устройство для определения обобщенного показателя качества, содержащее блок управления, две матрицы памяти, три дешифратора, два блока памяти, блок умножения, коммутатор, блок суммирования и блок деления, позволяющее решать задачу оценки эффективности технических систем, отличающееся тем, что оно позволяет количественно определить обобщенный показатель качества, причем вход устройства соединен с управляющими входами второго и третьего дешифраторов, 4К + 1 (К = 0...9) выход блока управления соединен с управляющим входом первого дешифратора и управляющим входом коммутатора, 4К + 2 (К = 0...9) выход блока управления соединен с управляющим входом первого блока памяти, 4К + 3 (К = 0...9) выход блока управления соединен с управляющим входом блока умножения, 4К + 4 (К = 0...9) выход блока управления соединен с управляющим входом второго блока памяти, сорок первый выход блока управления соединен с управляющим входом второго блока памяти, сорок второй выход блока управления соединен с управляющим входом блока суммирования, сорок третий выход блока управления соединен с управляющим входом блока деления, выход первой матрицы памяти соединен с первым информационным входом блока умножения, выход второй матрицы памяти соединен со вторым информационным входом блока умножения, первый выход первого дешифратора соединен с первыми входами шин J матриц памяти, второй выход первого дешифратора соединен со вторыми входами шин J матриц памяти, третий выход первого дешифратора соединен с третьими входами шин J матриц памяти, четвертый выход первого дешифратора соединен с четвертыми входами шин J матриц памяти, пятый выход первого дешифратора соединен с пятыми входами шин J матриц памяти, шестой выход первого дешифратора соединен с шестыми входами шин J матриц памяти, седьмой выход первого дешифратора соединен с седьмыми входами шин J матриц памяти, восьмой выход первого дешифратора соединен с восьмыми входами шин J матриц памяти, девятый выход первого дешифратора соединен с девятыми входами шин J матриц памяти, десятый выход первого дешифратора соединен с десятыми входами шин J матриц памяти, первый выход второго дешифратора соединен с первыми входами шин I матриц памяти, второй выход второго дешифратора соединен со вторыми входами шин I матриц памяти, третий выход второго дешифратора соединен с третьими входами шин I матриц памяти, четвертый выход второго дешифратора соединен с четвертыми входами шин I матриц памяти, пятый выход второго дешифратора соединен с пятыми входами шин I матриц памяти, шестой выход второго дешифратора соединен с шестыми входами шин I матриц памяти, седьмой выход второго дешифратора соединен с седьмыми входами шин I матриц памяти, восьмой выход второго дешифратора соединен с восьмыми входами шин I матриц памяти, девятый выход второго дешифратора соединен с девятыми входами шин I матриц памяти, десятый выход второго дешифратора соединен с десятыми входами шин I матриц памяти, первый выход третьего дешифратора соединен с первым входом первого блока памяти, второй выход третьего дешифратора соединен со вторым входом первого блока памяти, третий выход третьего дешифратора соединен с третьим входом первого блока памяти, четвертый выход третьего дешифратора соединен с четвертым входом первого блока памяти, пятый выход третьего дешифратора соединен с пятым входом первого блока памяти, шестой выход третьего дешифратора соединен с шестым входом первого блока памяти, седьмой выход третьего дешифратора соединен с седьмым входом первого блока памяти, восьмой выход третьего дешифратора соединен с восьмым входом первого блока памяти, девятый выход третьего дешифратора соединен с девятым входом первого блока памяти, десятый выход третьего дешифратора соединен с десятым входом первого блока памяти, выход первого блока памяти соединен со вторым информационным входом блока деления, выход блока умножения соединен с информационным входом коммутатора, выходы 1, 2, ... 10 коммутатора соединены с соответствующими информационными входами второго блока памяти, выходы 1, 2, ... 10 второго блока памяти соединены с соответствующими входами блока суммирования, выход блока суммирования соединен с первым информационным входом блока деления, выход блока деления образует выход устройства. 
|
