Устройство для управления автономным инвертором

Авторы патента:

6 H02M7/48 -

 

Устройство для управления автономным инвертором, содержащее генератор тактовых импульсов, постоянное запоминающее устройство, последовательно соединенное с широтно-импульсным формирователем, формирователем управляющих импульсов, инвертором и двигателем, отличающееся тем, что дополнительно содержит модуль управления, блок начальной установки и блок счетчиков адресов, при этом выход генератора тактовых импульсов подключен ко входу модуля управления и первому входу блока счетчиков адресов, первый выход модуля управления подключен к первому входу широтно-импульсного формирователя, второй выход модуля управления подключен ко входу блока начальной установки, а третий выход модуля управления - ко второму входу блока счетчиков адресов, первый выход блока начальной установки подключен к второму входу широтно-импульсного формирователя, второй выход блока начальной установки подключен к третьему входу блока счетчиков адресов, четвертый вход блока счетчиков адресов подключен ко второму выходу постоянного запоминающего устройства, первый выход блока счетчиков адресов подключен ко входу постоянного запоминающего устройства, а второй выход блока счетчиков адресов - к четвертому входу широтно-импульсного формирователя, в свою очередь, модуль управления, реализованный в виде магистрального интерфейса, включает в себя шинный формирователь, таймер, регистр состояния, дешифратор адреса и формирователь сигнала готовности, при этом шина данных (ШД) ЭВМ через шинный формирователь соединена с таймером и регистром состояния, первый выход дешифратора адреса соединен со вторым входом таймера и первым входом формирователя сигнала готовности, а второй выход соединен со вторым входом регистра состояния и вторым входом формирователя сигнала готовности, линия шины управления от магистрали ЭВМ: IOW (Запись) подключен к входу шинного формирователя, к третьему входу таймера, к третьему входу регистра состояния и к третьему входу формирователя сигнала готовности, линия IOR (чтение) подключена параллельно к четвертым входам таймера, регистра состояния и формирователя сигнала готовности, RES (сброс) - параллельно подключен к пятым входам таймера и регистра состояния, а также блоку начальной установки, выход формирователя сигнала готовности подключен к выводу линии шины управления RDY (готовность устройства), к шестому входу таймера подключен выход генератора тактовых импульсов.



 

Похожие патенты:
Наверх