Генератор сигналов целей, содержащий последовательно соединенные пульт управления и генератор синхросигналов, выход которого является первым выходом устройства, блок формирования относительных координат целим (блок ФОКЦ), блок формирования максимальной интенсивности сигналов цели (блок ФМИСЦ), блок формирования текущей интенсивности сигналов цели (блок ФТИСЦ) и последовательно соединенные генератор шума и сумматор, выход которого является вторым выходом устройства, отличающийся тем, что в него введены блок памяти, три оперативных запоминающих устройства (ОЗУ), четыре блока синхронизации и цифроаналоговый преобразователь (ЦАП), при этом первый вход блока памяти подключен информационной шиной к выходу пульта управления, выход блока памяти соединен информационной шиной с первым входом блока ФМИСЦ и с входом блока ФОКЦ, выход которого соединен информационной шиной с вторым входом блока ФМИСЦ и с вторым входом первого ОЗУ, первый вход которого подключен к выходу блока ФМИСЦ, первый выход первого блока синхронизации соединен адресной шиной с вторым входом блока памяти и с четвертым входом первого ОЗУ, второй выход соединен шиной синхронизации с третьим входом блока памяти с третьим входом первого ОЗУ, а третий выход соединен с первым входом второго блока синхронизации, первый выход которого соединен адресной шиной с пятым входом первого ОЗУ и с третьим входом второго ОЗУ, второй выход соединен шиной синхронизации с шестым входом первого ОЗУ и с вторым входом второго ОЗУ, выход первого ОЗУ соединен информационной шиной с первым входом второго ОЗУ, первый выход которого соединен информационной шиной с первым входом блока ФТИСЦ, а второй выход соединен адресной шиной с третьим входом третьего ОЗУ, второй вход блока ФТИСЦ подключен информационной шиной к второму дополнительному выходу генератора синхросигналов, который является третьим выходом устройства, а выход соединен информационной шиной с первым входом третьего ОЗУ, первый выход генератора синхросигналов соединен с вторым входом второго блока синхронизации и с входом четвертого блока синхронизации, первый дополнительный выход соединен с входом третьего блока синхронизации, первый выход которого соединен адресной шиной с четвертым входом второго ОЗУ, а второй выход соединен шиной синхронизации с пятым входом второго ОЗУ и с вторым входом третьего ОЗУ, четвертый вход которого подключен адресной шиной к первому выходу четвертого блока синхронизации, пятый вход подключен шиной синхронизации к второму выходу четвертого блока синхронизации, а выход соединен информационной шиной с входом ЦАП, выход которого соединен с вторым входом сумматора.
