|
1. Многопроцессорная корабельная управляющая вычислительная система, содержащая блоки ввода данных от корабельных источников информации, блоки ввода-вывода данных в объекты управления, системную интерфейсную магистраль межпроцессорного обмена и системную пультовую интерфейсную магистраль, а также пульт управления, содержащий клавиатуру и первую группу индикаторов, отличающаяся тем, что в нее введены девять микропроцессорных вычислительных устройств, интерфейсные магистрали управления объектами индивидуального наведения левого и правого бортов, интерфейсные магистрали управления объектами группового наведения левого и правого бортов, блоки цифровых следящих устройств для объектов индивидуального наведения левого и правого бортов, блоки цифровых следящих устройств для объектов группового наведения левого и правого бортов, блоки блокировки цепей стрельбы и аварийного выброса объектов индивидуального наведения левого и правого бортов, блоки блокировки цепей стрельбы и аварийного выброса объектов группового наведения левого и правого бортов, два дополнительных пульта управления и блоки установки типа объекта индивидуального наведения левого и правого бортов, при этом первые входы-выходы всех микропроцессорных вычислительных устройств соединены с системной интерфейсной магистралью межпроцессорного обмена, вторые входы-выходы первого, второго и третьего микропроцессорных вычислительных устройств, а также входы-выходы всех пультов управления соединены с системной пультовой интерфейсной магистралью, третьи входы первого, второго и третьего микропроцессорных вычислительных устройств образуют соответственно первую, вторую и третью группы входов системы, вторые входы-выходы четвертого и пятого микропроцессорных вычислительных устройств объединены и соединены с интерфейсной магистралью управления объектами индивидуального наведения левого борта и входами-выходами блоков цифровых следящих устройств объектов индивидуального наведения левого борта, третьи входы-выходы четвертого и пятого микропроцессорных вычислительных устройств объединены и соединены с первыми входами-выходами блока блокировки цепей стрельбы и аварийного выброса объектов индивидуального наведения левого борта и первыми входами-выходами блока установки типа объекта индивидуального наведения левого борта, вторые входы-выходы шестого и седьмого микропроцессорных вычислительных устройств объединены и соединены с интерфейсной магистралью управления объектами индивидуального наведения правого борта и входами-выходами блоков цифровых следящих устройств объектов индивидуального наведения правого блока, третьи входы-выходы шестого и седьмого микропроцессорных вычислительных устройств объединены и соединены с первыми входами-выходами блока блокировки цепей стрельбы и аварийного выброса объектов индивидуального наведения правого борта и первыми входами-выходами блока установки типа объекта индивидуального наведения правого борта, вторые входы-выходы восьмого и девятого микропроцессорных вычислительных устройств объединены и соединены с интерфейсными магистралями управления объектами группового наведения левого и правого бортов и входами-выходами блоков цифровых следящих устройств объектов группового наведения левого и правого бортов, третьи входы-выходы восьмого и девятого микропроцессорных вычислительных устройств объединены и соединены с первыми входами-выходами блоков блокировки цепей стрельбы и аварийного выброса объектов группового наведения левого и правого бортов, каждое микропроцессорное вычислительное устройство с первого по девятое содержит свои первую и вторую внутренние интерфейсные магистрали, свой микропроцессор, подключенный первым входом-выходом к соответствующей первой внутренней интерфейсной магистрали, а вторым входом-выходом - к соответствующей второй внутренней интерфейсной магистрали, к которой подключен свой блок контроля и автономного управления, свое внешнее постоянное запоминающее устройство, подключенное к входу соответствующего микропроцессора, свое оперативное запоминающее устройство, подключенное к соответствующей первой внутренней интерфейсной магистрали, свой контроллер интерфейсной магистрали межпроцессорного обмена, первый из входов-выходов которого подключен к соответствующей первой внутренней интерфейсной магистрали, а второй является первым входом-выходом соответствующего микропроцессорного вычислительного устройства, каждое микропроцессорное вычислительное устройство с первого по третье содержит также свой блок обмена через системную пультовую интерфейсную магистраль, первый из входов-выходов которого подключен к соответствующей второй внутренней интерфейсной магистрали, а второй вход-выход является вторым входом-выходом соответствующего микропроцессорного вычислительного устройства, блоки ввода данных от корабельных источников информации, первые входы-выходы которых подключены к соответствующей первой внутренней магистрали, а вторые входы являются третьими входами соответствующего микропроцессорного вычислительного устройства, каждое микропроцессорное вычислительное устройство с четвертого по девятое содержит также свой контроллер интерфейсной магистрали управления объектами, первый из входов-выходов которого подключен к соответствующей первой внутренней интерфейсной магистрали, а второй вход-выход является вторым входом-выходом соответствующего микропроцессорного вычислительного устройства, блоки ввода-вывода данных в объекты управления, первые входы-выходы которых подключены к соответствующей первой внутренней магистрали, а вторые входы-выходы являются третьими входами-выходами соответствующего микропроцессорного вычислительного устройства. 2. Система по п.1, отличающаяся тем, что каждый пульт управления содержит вторую группу индикаторов, ключ блокировки цепей старта и ключ блокировки цепи питания, соединенные с блоком клавиатуры, а также два микропроцессорных вычислительных устройства пульса управления, каждое из которых содержит свои первую и вторую внутренние интерфейсные магистрали, свой микропроцессор, подключенный первым входом-выходом к соответствующей первой внутренней интерфейсной магистрали, а вторым входом-выходом - к соответствующей второй внутренней интерфейсной магистрали, к которой своим первым входом-выходом подключен свой блок контроля и автономного управления, второй вход-выход которого является вторым входом-выходом соответствующего микропроцессорного вычислительного устройства пульта управления, свое внешнее постоянное запоминающее устройство, подключенное к входу соответствующего микропроцессора, свой блок обмена через системную пультовую интерфейсную магистраль, первый из входов-выходов которого подключен к соответствующей первой внутренней интерфейсной магистрали, а второй является первым входом-выходом микропроцессорного вычислительного устройства пульта управления, при этом блок клавиатуры одним из входов-выходов подключен к входам соответствующих индикаторов первой группы и второму входу-выходу одного микропроцессорного вычислительного устройства данного пульта управления, а другим входом-выходом блок клавиатуры подключен к входам соответствующих индикаторов второй группы и второму входу-выходу другого микропроцессорного вычислительного устройства данного пульта управления.
|
