Устройство управления полупроводниковым лазером

 

Устройство управления полупроводниковым лазером, содержащее последовательно соединенные входной формирователь импульсов, информационный вход которого является информационным входом устройства, источник модулирующего тока и сумматор тока, выход которого служит для подключения входа полупроводникового лазера, а второй вход сумматора тока соединен с выходом источника тока смещения, детектор выходного излучения лазера, оптический вход которого служит для подключения выхода полупроводникового лазера, первый и второй пороговые блоки, отличающееся тем, что в него введены первый, второй и третий формирователи импульсов, первый, второй, третий и четвертый элементы И, первый и второй элементы задержки, первый и второй интеграторы, выходы которых соответственно соединены с управляющим входом источника модулирующего тока и входом источника смещения, входы пороговых блоков объединены и подключены к выходу детектора выходного излучения лазера, выходы первого и второго пороговых блоков соответственно соединены с информационными входами первого и второго формирователей импульсов, выход входного формирователя импульсов через первый элемент задержки соединен с информационным входом третьего формирователя импульсов, стробирующие входы первого, второго и третьего формирователей импульсов объединены и через второй элемент задержки подключены к стробирующему входу входного формирователя импульсов, который является стробирующим входом устройства, инверсные выходы первого и второго формирователей импульсов соединены соответственно с первыми входами первого и третьего элементов И, прямые выходы первого и второго формирователей импульсов соединены соответственно с первыми входами второго и четвертого элементов И, вторые входы первого и второго элементов И объединены и подключены к прямому выходу третьего формирователя импульсов, а вторые входы третьего и четвертого элементов И с инверсным выходом третьего формирователя импульсов, выходы первого и второго элементов И соединены соответственно с прямым и инверсным входами первого интегратора, а выходы третьего и четвертого элементов И соединены соответственно с прямым и инверсным входами второго интегратора.



 

Похожие патенты:
Наверх