Многопроцессорная корабельная управляющая вычислительная система зр-24

 

Многопроцессорная корабельная управляющая вычислительная система, содержащая микропроцессорные модули, внутреннюю интерфейсную магистраль системы, внешнее оперативное запоминающее устройство и генератор импульсов, отличающаяся тем, что она содержит по меньшей мере пять микропроцессорных модулей, каждый из которых содержит микропроцессор, оперативное запоминающее устройство, постоянное запоминающее устройство, первый и второй магистральные приемопередатчики, связанные между собой внутренней интерфейсной магистралью микропроцессорного модуля, генератор тактовых импульсов, выход которого подключен к тактовому входу микропроцессора, узел обработки программных прерываний, входы которого являются многоканальным входом программных прерываний микропроцессорного модуля, а выход подключен к управляющему входу микропроцессора, вторые входы-выходы первого и второго магистральных приемопередатчиков являются соответственно первым и вторым магистральными входами-выходами микропроцессорного модуля, а также формирователь временных интервалов, вход которого соединен с выходом генератора импульсов, а группа выходов соединена с входами программных прерываний всех микропроцессорных модулей, пульт управления и регламентного контроля, выходы которого соединены с входами первого устройства согласования, магистральный вход-выход которого соединен с вторым магистральным входом-выходом первого микропроцессорного модуля, первый магистральный вход-выход которого и первые магистральные входы-выходы микропроцессорных модулей с второго по четвертый соединены с внутренней интерфейсной магистралью системы, преобразователь аналог-код, входы которого соединены с выходами блока датчиков информации, входы которого являются первой группой входов системы, преобразователь последовательного кода в параллельный код, вход которого является первым входом системы, преобразователь параллельного кода в параллельный код, входы которого являются второй группой входов системы, второе устройство согласования, входы которого соединены с выходами преобразователя аналог-код, преобразователя последовательного кода в параллельный код и преобразователя параллельного кода в параллельный код, а магистральный вход-выход соединен с вторым магистральным входом-выходом второго микропроцессорного модуля, блок документирования, подключенный к выходу третьего устройства согласования, магистральный вход-выход которого соединен с вторым входом третьего микропроцессорного модуля, блок индикаторов, входы которого соединены с выходами четвертого устройства согласования, магистральный вход-выход которого соединен с вторым магистральным входом-выходом четвертого микропроцессорного модуля, блок приоритетных обращений, первый магистральный вход-выход которого соединен с внутренней интерфейсной магистралью системы, второй - с первым магистральным входом-выходом пятого микропроцессорного модуля, а третий - с магистральным входом-выходом внешнего оперативного запоминающего устройства, пятое устройство согласования, магистральный вход-выход которого соединен с вторым магистральным входом-выходом пятого микропроцессорного модуля, а входы и выходы пятого устройства согласования соединены с соответствующими выходами и входами устройства цифрового обмена, группа входов и выходов которого является первой группой входов и выходов системы, шестое устройство согласования, вход которого соединен с выходом блока установки признака режима, а магистральный вход-выход соединен с внутренней интерфейсной магистралью системы, группа блоков запрета, у каждого из которых первый управляющий вход соединен с выходом ключа, второй управляющий вход соединен с органами аварийного управления, первые вход и выход соединены с соответствующими выходом и входом седьмого устройства согласования, магистральный вход-выход которого соединен с внутренней интерфейсной магистралью системы, вторые входы и выходы каждого блока запрета соединены с соответствующими первыми выходами и входами исполнительного блока, который содержит последовательно соединенные выходные блоки гальванической развязки, входы которых являются первыми входами исполнительного блока, и релейные блоки, источник питания, подключенный к силовым цепям релейных блоков, а также входные блоки гальванической развязки, выходы которых являются первыми выходами исполнительного блока, а их входы, а также выходы релейных блоков являются второй группой входов и выходов системы.



 

Похожие патенты:
Наверх