Вычислительный процессорный элемент, содержащий микропроцессор, соединенный линиями управления, шиной адреса и двунаправленной шиной данных с блоком оперативной памяти, системным блоком и контроллером блока межпроцессорных обменов, отличающийся тем, что дополнительно введен блок шинного интерфейса, а в блок межпроцессорных обменов введены двухпортовая память и программируемый переключатель каналов, при этом первая выходная шина контроллера соединена с управляющими входами программируемого переключателя каналов, а вторая выходная шина - с адресными и управляющими входами двухпортовой памяти, входы шины данных первого порта двухпортовой памяти соединены с входами шины данных программируемого переключателя каналов, входы шины данных второго порта двухпортовой памяти соединены с двунаправленной шиной данных микропроцессора, входы шины адреса и линии управления второго порта двухпортовой памяти соединены с шиной адреса и линиями управления микропроцессора, выходы программируемого переключателя каналов являются двунаправленными каналами связи с соседними вычислительными процессорными элементами, входы шин адреса, данных и линии управления блока шинного интерфейса соединены с соответствующими шинами микропроцессора, выход блока шинного интерфейса является двунаправленным каналом связи с управляющим процессорным элементом.
