Управляющий процессорный элемент, содержащий микропроцессор, соединенный линиями управления, шиной адреса и двунаправленной шиной данных с блоком оперативной памяти и системным блоком, отличающийся тем, что дополнительно введены блок шинного интерфейса, блок адаптера универсальной ЭВМ и блок расширения системной шины, входы которых соединены с микропроцессором линиями управления, шиной адреса и двунаправленной шиной данных, при этом выход блока шинного интерфейса является двунаправленным каналом связи с вычислительными процессорными элементами, выход блока адаптера универсальной ЭВМ является двунаправленным каналом связи с универсальной ЭВМ, выход блока расширения системной шины является двунаправленным каналом связи с внешними устройствами.
