Устройство, состоящее из последовательно соединенных первого D-триггера, первого логического элемента И, третьего D-триггера, третьего логического элемента И, пятого логического элемента И, выход которого соединен с первым входом логического элемента ИЛИ, последовательно соединенных второго D-триггера, второго логического элемента И, четвертого D-триггера, четвертого логического элемента И, шестого логического элемента И, выход которого соединен с вторым входом логического элемента ИЛИ, RS-триггера, R-вход которого соединен с выходом третьего логического элемента И и с инверсным С-входом первого Т-триггера, а S-вход RS-триггера соединен с выходом четвертого логического элемента И и с инверсным С-входом второго Т-триггера, прямой и инверсные выходы RS-триггера соединены с R-входами первого и второго Т-триггеров соответственно, выходы первого и второго Т-триггеров соединены с вторыми входами пятого и шестого логических элементов И соответственно, инверсный выход первого D-триггера соединен с вторым входом второго логического элемента И, а прямой выход второго D-триггера - с вторым входом первого логического элемента И, D-входы первого и второго D-триггеров соединены с первым входом устройства, С-вход первого D-триггера соединен с вторыми входами третьего и четвертого логических элементов И, и вторым входом устройства, С-вход второго D-триггера соединен с С-входами третьего и четвертого D-триггеров и третьим входом устройства, выход устройства соединен с выходом логического элемента ИЛИ, отличающееся тем, что, с целью увеличения точности детектирования ошибок, в устройство дополнительно введены седьмой логический элемент И и пятый D-триггер, выход которого соединен с третьим входом логического элемента ИЛИ, С-вход соединен с третьим входом устройства, а D-вход соединен с выходом седьмого логического элемента И, первый и второй входы которого соединены с прямым выходом второго D-триггера и инверсным выходом первого D-триггера соответственно.
Полезная модель относится к области электрорадиотехники и связи, и может быть использована в системах передачи данных, использующих помехоустойчивое кодирование, а именно кодирование с помощью линейного блокового кода, образованного с помощью порождающей матрицы, для оценки вероятности ошибки на бит для текущего режима
