1. Кардиоанализатор, содержащий многоканальный преобразовательный усилитель, выходы которого соединены с первой группой входов многоканального аналогового коммутатора, последовательно соединенные аналого-цифровой преобразователь, интерфейс и электронно-вычислительную машину с дисплеем и блоком регистрации, отличающееся тем, что между выходом многоканального аналогового коммутатора и входом аналого-цифрового преобразователя включен усилитель с управляемыми коэффициентом усиления и напряжением смещения, а к выходам многоканального преобразовательного усилителя дополнительно подключены входы многоканального селективного усилителя, каждый канал которого включает усилитель с управляемой полосой пропускания и устройство выборки и хранения, выходы которого подключены к дополнительным входам многоканального аналогового коммутатора.
2. Кардиоанализатор по п. 1, отличающийся тем, что интерфейс содержит микропроцессор, связанный через блок обмена информацией с электронно-вычислительной машиной и через блок сопряжения с входами управления полосой пропускания многоканального селективного усилителя, переключением каналов многоканального аналогового коммутатора, выходом аналого-цифрового преобразователя и входами управления усилителя с управляемыми коэффициентом усиления и напряжением смещения.
3. Кардиоанализатор по п. 2, отличающийся тем, что блок сопряжения содержит дешифратор сигналов записи, цифровые входы которого соединены с шиной адреса микропроцессора, а вход разрешения - с цепью сигнала записи шины управления микропроцессора, дешифратор сигналов считывания, цифровые входы которого соединены с шиной адреса микропроцессора, а вход разрешения с цепью сигнала считывания шины управления, четыре регистра хранения, цифровые входы которых соединены с шиной данных микропроцессора, а вход записи каждого - с соответствующим выходом дешифратора сигналов записи, D-триггер, вход D которого соединен с цепью младшего разряда шины данных, вход C - с первым выходом дешифратора сигналов считывания, а выход - с входом "Преобразование" аналого-цифрового преобразователя, схему совпадения, первый вход которой соединен с вторым выходом дешифратора сигналов считывания, второй вход - с выходом "Готовность АЦП" аналого-цифрового преобразователя, а выход - с входом считывания пятого регистра хранения, цифровые входы которого соединены с кодовым выходом аналого-цифрового преобразователя, а выходы - с шиной данных микропроцессора, при этом выходы первого регистра хранения подключены к входам управления полосой пропускания многоканального селективного усилителя, выходы второго регистра - к входам управления переключением каналов многоканального аналогового коммутатора, выходы третьего регистра - к входам управления коэффициентом усиления усилителя с управляемым коэффициентом усиления и напряжением смещения, выходы четвертого регистра - к входам управления напряжением смещения усилителя с управляемыми коэффициентом усиления и напряжением смещения.
