Цифровой синтезатор частот

Полезная модель относится к радиотехнике и может использоваться в качестве малошумящего быстродействующего гетеродина широкодиапазонного приемника.

Техническим результатом является достижение значительного подавлениия паразитной частотной модуляции в спектре выходного сигнала синтезатора при сохранении высокого быстродействия.

Для этого в предлагаемое устройство введен управляемый фазовращатель между выходом инвертирующего усилителя и входом интегратора.

Предлагаемая полезная модель относится к радиотехнике и может использоваться в качестве малошумящего быстродействующего гетеродина широкодиапазонного приемника.

Известен цифровой синтезатор частот (ЦСЧ), построенный по однокольцевой схеме импульсно-фазовой автоподстройки частоты (ИФАПЧ) с делителем частоты с переменным коэффициентом деления (ДПКД) в цепи обратной связи (см. Шапиро Д.Н., Паин А.А. Основы теории синтеза частот. - М.: Радио и связь. 1981., стр.39, рис.1.7.).

Достоинством такого ЦСЧ с применением современных микросхем является возможность формирования на выходе его большого числа дискретных частот со стабильностью, равной стабильности одного опорного кварцевого генератора (ОКГ) при малых габаритах и малой потребляемой мощности постоянного тока.

Недостаток этого ЦСЧ состоит в следующем.

В однокольцевом ЦСЧ весьма жесткие современные требования одновременно к динамическим и спектральным характеристикам в большинстве случаев бывает невозможно выполнить, так как они являются взаимно противоречивыми.

Известно, что система ИФАПЧ ЦСЧ представляет собой фильтр нижних частот по отношению к шумам опорной частоты и фильтр верхних частот по отношению к шумам управляемого генератора (УГ). Если необходимо подавить шумы колебания опорной частоты до требуемых значений, надо использовать узкополосную петлю ИФАПЧ. Но в этом случае не будут выполняться требования по быстродействию и не компенсируются собственные шумы УГ, для чего нужна широкополосная петля ИФАПЧ.

С другой стороны, если спроектировать однокольцевой ЦСЧ со сравнительно широкой полосой частот, что и требуется для быстродействующего синтезатора, тогда шумы опорного генератора после повышения частоты путем умножения пропорционально коэффициенту деления N в ДПКД до выходной частоты будут определять основные шумы на выходе синтезатора. Таким образом, в однокольцевом ЦСЧ практически невозможно одновременно получить высокое быстродействие и чистый спектр выходного сигнала.

Наиболее близким по технической сущности к предлагаемому устройству является двухкольцевой ЦСЧ (см. патент на полезную модель 70059 от 13.08.2007 года), который принят за прототип.

Блок-схема устройства-прототипа представлена на фиг.1, где введены следующие обозначения:

1 - опорный генератор (ОГ);

2 и 7 - первый и второй делители частоты с фиксированным коэффициентом деления (ДФКД);

3 и 8 - первый и второй частотно-фазовый детекторы (ЧФД);

4 и 9 - первый и второй фильтры нижних частот (ФНЧ);

5 и 11 - первый и второй управляемые генераторы (УГ);

6 и 12 - первый и второй делители частоты с переменным коэффициентом деления (ДПКД);

23 - микроконтроллер (МК);

24 - фильтр верхних частот (ФВЧ);

25 - инвертирующий усилитель (ИНВ УС);

26 - интегратор (ИНТ);

27 - буферный усилитель (БУ);

28 - квадратурный модулятор (КМ);

29 - выходной усилитель устройства (Вых. Ус);

30 - фазовращатель на 90° (ФВ);

31 - первый балансный модулятор (БМ1);

32 - второй балансный модулятор (БМ2);

33 - сумматор (СУМ);

34 - внутренний усилитель квадратурного устройства (Вн. Ус.);

Устройство-прототип содержит последовательно соединенные опорный генератор ОГ 1, первый ДФКД 2, первый ЧФД 3, первый ФНЧ 4, первый УГ 5 и первый ДПКД 6, выход которого соединен со вторым входом первого ЧФД 3; последовательно соединенные второй ДФКД 7, второй ЧФД 8, второй ФНЧ 9, второй УГ 11 и второй ДПКД 12, выход которого соединен со вторым входом второго ЧФД 8, при этом выход первого УГ 5 соединен со входом второго ДФКД 7, а также микроконтроллер МК23, управляющая шина которого соединена с управляющими входами второго ДФКД 7, второго ЧФД 8, первого ДПКД 6 и второго ДПКД 12; последовательно соединенные ФВЧ 24, инвертирующий усилитель ИНВ УС 25 и интегратор ИНТ 26, при этом вход ФВЧ 24 соединен с выходом второго ФНЧ 9; последовательно соединенные буферный усилитель БУ 27, квадратурный модулятор КМ 28 и выходной усилитель устройства Вых. Ус. 29, выход которого является выходом устройства, причем КМ 28 состоит: из ФВ 30, синфазный выход которого через первый вход первого БМ 31 соединен с первым входом СУМ 33, а квадратурный выход ФВ 30 через первый вход второго БМ 32 соединен со вторым входом СУМ 33, выход которого через внутренний усилитель Вн. Ус.34 квадратурного модулятора КМ 28 соединен со входом выходного усилителя устройства Вых. Ус. 29, а вход БУ 27 соединен с выходом второго УГ 11 и входом ДПКД 12. При этом на второй вход первого БМ 31 поступает так называемое единичное опорное напряжение "+1" (обычно равное половине напряжения питания всего КМ 28), второй вход второго БМ 32 соединен с выходом ИНТ 26, а вход ФВ 30, который является входом КМ 28, соединен с выходом БУ 27.

Устройство-прототип работает следующим образом.

В ЦСЧ функционируют два последовательно соединенных кольца ИФАПЧ и схема автокомпенсации побочных составляющих выходного сигнала.

Первое кольцо ИФАПЧ узкополосное, работает на одной фиксированной частоте и выполнено на основе последовательно соединенных первого УГ 5, первого ДПКД 6, первого ЧФД 3 и первого ФНЧ 4, выход которого соединен с управляющим входом УГ 5. На опорный вход первого ЧФД 3 поступает от ОГ 1 через первый ДФКД 2 опорный импульсный сигнал с достаточно высокой частотой сравнения, что при узкой полосе пропускания кольца позволяет осуществить значительное подавление помех, кратных частоте сравнения в управляющем сигнале, поступающем с выхода первого ФНЧ 4 на управляющий вход УГ 5, и получить на его выходе спектрально чистый сигнал, который является опорным для второго кольца ИФАПЧ.

Второе кольцо ИФАПЧ на основе последовательно соединенных второго УГ 11, второго ДПКД 12, второго ЧФД 8, второго ФНЧ 9, выход которого соединен с управляющим входом УГ 11, является быстродействующим, может работать в диапазоне очень высоких частот. На опорный вход второго ЧФД 8 поступает с выхода первого УГ 5 через второй ДФКД 7 достаточно чистый сигнал со сравнительно высокой частотой сравнения (при работе с дробным ДПКД). Тем самым происходит уменьшение коэффициента умножения во втором кольце и соответствующее снижение уровня шумов на выходе синтезатора.

В синтезаторе второй УГ 11 промодулирован по частоте управляющим напряжением с выхода второго ФНЧ 9, в котором есть составляющие от "помехи дробности", т.е. имеется паразитная частотная модуляция (ПЧМ), а значит, паразитная фаза сигнала меняется по закону интеграла от этой частоты. Для значительного ослабления возникшей ПЧМ сигнала УГ 11 управляющее напряжение с выхода ФНЧ 9 поступает через ФВЧ 24 (т.е. разделительный конденсатор, не пропускающий постоянную составляющую управляющего напряжения), инвертирующий усилитель ИНВ УС 25 (для формирования противофазного компенсирующего сигнала) и интегратор 26 на второй вход второго БМ 32, а на первый вход второго БМ 32 поступает высокочастотный (ВЧ) сигнал с квадратурного выхода фазовращателя ФВ 30, сдвинутый по фазе на 90° относительно сигнала с выхода УГ 11. На вход ФВ 30 через БУ 27 поступает ВЧ сигнал с выхода УГ 11. При этом на выходе второго БМ 32 формируется квадратурный балансно-модулированный сигнал с паразитной фазовой модуляцией (ФМ), который поступает на второй вход сумматора СУМ 33. На первый вход первого БМ 31 поступает синфазный сигнал с синфазного выхода ФВ 30, а на второй вход первого БМ 31 подается так называемое единичное опорное напряжение, равное половине напряжения питания. При этом на выходе первого БМ 31 формируется синфазный балансно-модулированный сигнал с паразитной фазовой модуляцией (ФМ), который поступает на первый вход сумматора СУМ 33.

В результате квадратурного сложения сигналов, поступающих на первый и второй входы СУМ 33 соответственно с выходов БМ 31 и БМ 32, на выходе сумматора СУМ 33 формируется ВЧ сигнал со значительно ослабленной паразитной ФМ, т.е. имеет место подавление побочных составляющих выходного сигнала ЦСЧ. С выхода СУМ 33 этот ВЧ сигнал с подавленной ПЧМ поступает на вход внутреннего усилителя Вн Ус 34 в квадратурном модуляторе КМ 28. Усиленный ВЧ сигнал с выхода ВН УС 34, являющегося одновременно выходом КМ 28, поступает на вход выходного усилителя предлагаемого устройства Вых Ус 29, где усиливается до заданного уровня и поступает на выход устройства.

Недостаток устройства-прототипа состоит в следующем.

На выходе ФВЧ 24 в режиме синхронизма имеется переменная составляющая помехи очень малого уровня. Для нормальной работы квадратурного модулятора КМ 28 на второй вход второго БМ 32 требуется подать с выхода ИНТ 26 переменный сигнал помехи с уровнем порядка 200-400 мВ. Для этого ИНВ УС должен усилить сигнал с выхода ФВЧ 24 в несколько десятков тысяч раз. При этом возможны фазовые сдвиги этого сигнала на выходе ИНВ УС 25. В результате в КМ 28 получается неточная компенсация помехи в составе выходного сигнала устройства.

Для устранения указанного недостатка в устройство, содержащее последовательно соединенные опорный генератор, первый делитель частоты с фиксированным коэффициентом деления, первый частотно-фазовый детектор, первый фильтр нижних частот, первый управляемый генератор и первый делитель частоты с переменным коэффициентом деления, выход которого соединен со вторым входом первого частотно-фазового детектора; последовательно соединенные второй делитель частоты с фиксированным коэффициентом деления, второй частотно-фазовый детектор, второй фильтр нижних частот, второй управляемый генератор и второй делитель частоты с переменным коэффициентом деления, выход которого соединен со вторым входом второго частотно-фазового детектора; при этом выход первого управляемого генератора соединен с входом второго делителя частоты с фиксированным коэффициентом деления, а также микроконтроллер, управляющая шина которого соединена с управляющими входами второго делителя частоты с фиксированным коэффициентом деления, второго частотно-фазового детектора, первого и второго делителей частоты с переменным коэффициентом деления; последовательно соединенные буферный усилитель, квадратурный модулятор и выходной усилитель устройства, выход которого является выходом устройства, а вход буферного устройства соединен с выходом второго управляемого генератора и входом второго делителя частоты с переменным коэффициентом деления, причем квадратурный модулятор состоит: из фазовращателя на 90°, синфазный выход которого через первый вход первого балансного модулятора соединен с первым входом сумматора, а квадратурный выход фазовращателя на 90° через первый вход второго балансного модулятора соединен со вторым входом сумматора, выход которого через внутренний усилитель квадратурного модулятора соединен со входом выходного усилителя устройства, при этом на второй вход первого балансного модулятора поступает единичное опорное напряжение, второй вход второго балансного модулятора соединен с выходом интегратора, а вход фазовращателя на 90°, который является входом квадратурного модулятора, соединен с выходом буферного усилителя; последовательно соединенные фильтр верхних частот и инвертирующий усилитель, причем вход фильтра верхних частот соединен с выходом второго фильтра нижних частот, введен управляемый фазовращатель, вход которого соединен с выходом инвертирующего усилителя, а выход соединен со входом интегратора, при этом управляющий вход управляемого фазовращателя соединен с управляющей шиной микроконтроллера.

Блок-схема предлагаемого устройства представлена на фиг.2, где введены следующие обозначения:

1 - опорный генератор (ОГ);

2, 7 - первый и второй делители частоты с фиксированным коэффициентом деления (ДФКД);

3, 8 - первый и второй частотно-фазовые детекторы (ЧФД);

4, 9 - первый и второй фильтры нижних частот (ФНЧ);

5 и 11 - первый и второй управляемые генераторы (УГ);

6 и 12 - первый и второй делители частоты с переменным коэффициентом деления (ДПКД);

23 - микроконтроллер (МК);

24 - фильтр верхних частот (ФВЧ);

25 - инвертирующий усилитель (ИНВ УС);

26 - интегратор (ИНТ);

27 - буферный усилитель (БУ);

28 - квадратурный модулятор (КМ);

29 - выходной усилитель устройства (Вых. Ус);

30 - фазовращатель на 90° (ФВ);

31 - первый балансный модулятор (БМ1);

32 - второй балансный модулятор (БМ2);

33 - сумматор (СУМ);

34 - внутренний усилитель (Вн. Ус.);

35 - управляемый фазовращатель (УФ).

Предлагаемое устройство содержит последовательно соединенные опорный генератор ОГ 1, первый делитель частоты с фиксированным коэффициентом деления ДФКД 2, первый частотно-фазовый детектор ЧФД 3, первый фильтр нижних частот ФНЧ 4, первый управляемый генератор УГ 5 и первый делитель частоты с переменным коэффициентом деления ДПКД 6, выход которого соединен со вторым входом первого ЧФД 3; последовательно соединенные второй ДФКД 7, второй ЧФД 8, второй ФНЧ 9, второй УГ 11 и второй ДПКД 12, выход которого соединен со вторым входом второго ЧФД 8; при этом выход первого УГ 5 соединен со входом второго ДФКД 7; последовательно соединенные буферный усилитель БУ 27, квадратурный модулятор КМ 28 и выходной усилитель устройства Вых. Ус 29, выход которого является выходом устройства; причем КМ 28 состоит: из ФВ 30, синфазный выход которого через первый вход первого БМ 31 соединен с первым входом СУМ 33, а квадратурный выход ФВ 30 через первый вход второго БМ 32 соединен со вторым входом СУМ 33, выход которого через внутренний усилитель Вн. Ус. 34 квадратурного модулятора КМ 28 соединен со входом выходного усилителя устройства Вых. Ус. 29, а вход БУ 27 соединен с выходом второго УГ 11 и входом второго ДПКД 12; последовательно соединенные ФВЧ 24 (т.е. разделительный конденсатор, не пропускающий постоянную составляющую управляющего напряжения), ИНВ УС 25, УФ 35, ИНТ 26, выход которого соединен со вторым входом второго БМ 32, вход ФВЧ 24 соединен с выходом второго ФНЧ 9, а также микроконтроллер 23, управляющая шина которого соединена с управляющими входами второго ДФКД 7, второго ЧФД 8, первого ДПКД 6, второго ДПКД 12 и УФ 35. При этом на второй вход первого БМ 31 поступает так называемое единичное опорное напряжение "+1" (обычно равное половине напряжения питания всего КМ 28), а вход ФВ 30, который является входом квадратурного модулятора КМ 28, соединен с выходом БУ 27.

Предлагаемое устройство работает следующим образом.

В этом синтезаторе, как и в ЦСЧ-прототипе, функционируют два последовательно соединенных кольца ИФАПЧ и схема автокомпенсации побочных составляющих выходного сигнала.

В первом кольце ИФАПЧ формируется одна фиксированная частота, которая является опорной для второго кольца.

Во втором кольце в режиме синхронизма на выходе второго петлевого ФНЧ 9 образуется управляющее напряжение для второго УГ 11, состоящее из постоянной составляющей достаточно большого уровня и переменной составляющей напряжения помехи очень малого уровня. Из этого суммарного управляющего напряжения проходит через ФВЧ 24 только переменная составляющая помехи на вход ИНВ УС 25, где происходит значительное усиление этого сигнала. После ИНВ УС 25 усиленный сигнал помехи проходит через УФ 35 и ИНТ 26 на второй вход второго БМ 32, а на первый вход второго БМ 32 поступает высокочастотный (ВЧ) сигнал с квадратурного выхода фазовращателя ФВ 30, сдвинутый по фазе на 90° относительно сигнала с выхода УГ 11. На вход ФВ 30 через БУ 27 поступает ВЧ сигнал с выхода УГ 11. При этом на выходе второго БМ 32 формируется квадратурный балансно-модулированный сигнал с паразитной фазовой модуляцией (ФМ), который поступает на второй вход сумматора СУМ 33. На первый вход первого БМ 31 поступает синфазный сигнал с синфазного выхода ФВ 30, а на второй вход первого БМ 31 подается единичное опорное напряжение, равное половине напряжения питания. При этом на выходе первого БМ 31 формируется синфазный балансно-модулированный сигнал с паразитной фазовой модуляцией (ФМ), который поступает на первый вход сумматора СУМ 33.

В результате квадратурного сложения сигналов, поступающих на первый и второй входы СУМ 33 соответственно с выходов БМ 31 и БМ 32, на выходе сумматора СУМ 33 формируется ВЧ сигнал с ослабленной паразитной ФМ, т.е. имеет место подавление побочных составляющих выходного сигнала ЦСЧ. С выхода СУМ 33 этот ВЧ сигнал поступает на вход внутреннего усилителя Вн Ус 34 в квадратурном модуляторе КМ 28. Усиленный ВЧ сигнал с выхода Вн Ус 34, являющегося одновременно выходом КМ 28, поступает на вход выходного усилителя предлагаемого устройства Вых Ус 29, где усиливается до заданного уровня и поступает на выход устройства.

Для получения максимального подавления помехи в выходном сигнале устройства с помощью управляющего сигнала от МК 23 по управляющему входу УФ 35 можно при начальной регулировке сдвинуть фазу компенсирующего сигнала на выходе УФ 35 так, чтобы в выходном сигнале значительно уменьшить побочные составляющие. Это контролируется на выходе устройства с помощью анализатора спектра и записывается в память МК 23 для каждой группы частот. Затем при последующем включении ЦСЧ на заданную частоту с выхода МК 23 поступает управляющее напряжение уже записанное в его памяти на управляющий вход УФ 35 такое, при котором происходит необходимый сдвиг фазы для получения максимального подавления побочных составляющих выходного сигнала синтезатора частот.

По управляющей шине от МК 23 сигналы управления поступают также на управляющие входы первого ДПКД 6, второго ДПКД 12, второго ЧФД 8, второго ДФКД 7, для их включения в рабочее состояние на заданную частоту и режим. По сигналам управления от МК 23 меняется режим работы второго ЧФД 8 по току: в переходном режиме ток с выхода ЧФД 8 большой, а значит полоса пропускания кольца ИФАПЧ и быстродействие большое, в режиме синхронизма ток с выхода ЧФД 8 мал и полоса пропускания кольца уменьшается до значения, необходимого для обеспечения требуемого подавления побочных составляющих в спектре выходного сигнала ЦСЧ.

Возможность осуществления предлагаемого устройства определяется тем, что вводимые блоки типовые и могут быть выполнены на широко известных микросхемах. Цифровая часть синтезаторов выполняется на микросхемах ЦСЧ с ИФАПЧ разных фирм. При этом в одной микросхеме могут быть один или два независимых ЦСЧ с целочисленным ДПКД (Integer-N) или с дробным (Fractional-N). Например, микросхемы LMX2364, LMX 2470 фирмы National Semiconductor представляют собой двойной синтезатор с двумя раздельными контурами регулирования: один с дробным ДПКД (ДДПКД), другой - с обычным. Аналогично этому микросхема ADF4252 фирмы Analog Devices и другие. Схема инвертирующего усилителя построена на основе последовательно соединенных малошумящих операционных усилителей на микросхеме OP27GS фирмы Analog Devices. Интегратор также выполнен на операционном усилителе AD822AR фирмы Analog Devices. Буферный усилитель и выходной усилитель выполнены по схеме усилителя с общим эмиттером на транзисторах типа BFR520 фирмы Philips. В качестве квадратурного модулятора используется микросхема U2790B фирмы ATMEL. Управляемый фазовращатель может быть выполненным по мостовой схеме на парафазном каскаде, где определенным подбором реактивных элементов (L, С) достигается необходимый фазовый сдвиг выходного сигнала относительно входного. В качестве изменяемого элемента управляемого фазовращателя используется варикап, емкость которого изменяется под действием внешнего управляющего напряжения от МК.

Таким образом, в предлагаемом ЦСЧ имеется возможность получения более высокого подавления паразитной частотной модуляции в спектре выходного сигнала по сравнению с устройством-прототипом.

Цифровой синтезатор частот, содержащий последовательно соединенные опорный генератор, первый делитель частоты с фиксированным коэффициентом деления, первый частотно-фазовый детектор, первый фильтр нижних частот, первый управляемый генератор и первый делитель частоты с переменным коэффициентом деления, выход которого соединен со вторым входом первого частотно-фазового детектора; последовательно соединенные второй делитель частоты с фиксированным коэффициентом деления, второй частотно-фазовый детектор, второй фильтр нижних частот, второй управляемый генератор и второй делитель частоты с переменным коэффициентом деления, выход которого соединен со вторым входом второго частотно-фазового детектора; при этом выход первого управляемого генератора соединен со входом второго делителя частоты с фиксированным коэффициентом деления, а также микроконтроллер, управляющая шина которого соединена с управляющими входами второго делителя частоты с фиксированным коэффициентом деления, второго частотно-фазового детектора, первого и второго делителей частоты с переменным коэффициентом деления; последовательно соединенные буферный усилитель, квадратурный модулятор и выходной усилитель устройства, выход которого является выходом устройства, а вход буферного усилителя соединен с выходом второго управляемого генератора и входом второго делителя частоты с переменным коэффициентом деления; квадратурный модулятор состоит: из фазовращателя на 90°, синфазный выход которого через первый вход первого балансного модулятора соединен с первым входом сумматора, а квадратурный выход фазовращателя на 90° через первый вход второго балансного модулятора соединен со вторым входом сумматора, выход которого через внутренний усилитель квадратурного модулятора соединен со входом выходного усилителя устройства, при этом на второй вход первого балансного модулятора поступает единичное опорное напряжение, второй вход второго балансного модулятора соединен с выходом интегратора, а вход фазовращателя на 90°, который является входом квадратурного модулятора, соединен с выходом буферного усилителя; последовательно соединенные фильтр верхних частот и инвертирующий усилитель, причем вход фильтра верхних частот соединен с выходом второго фильтра нижних частот, отличающийся тем, что введен управляемый фазовращатель, вход которого соединен с выходом инвертирующего усилителя, а выход соединен со входом интегратора, при этом управляющий вход управляемого фазовращателя соединен с управляющей шиной микроконтроллера.