|
Устройство ввода ключей, содержащее узел центрального процессора, шины адреса, данных и управления, постоянное запоминающее устройство, первое и второе оперативные запоминающие устройства, носитель ключевой информации, интерфейс с носителем ключевой информации, узел ввода-вывода, интерфейс с узлом ввода-вывода, первый блок питания, генератор случайных импульсов, при этом адресные входы постоянного запоминающего устройства, первого и второго оперативных запоминающих устройств, интерфейса с носителем ключевой информации и выходы узла центрального процессора подключены к шине адреса, информационные выходы постоянного запоминающего устройства, входы-выходы первого и второго оперативных запоминающих устройств, входы-выходы интерфейса с носителем ключевой информации, входы-выходы интерфейса с узлом ввода-вывода, входы-выходы узла центрального процессора подключены к шине данных, управляющие входы постоянного запоминающего устройства, первого и второго оперативных запоминающих устройств, интерфейса с носителем ключевой информации, интерфейса с узлом ввода-вывода и выходы узла центрального процессора подключены к шине управления, носитель ключевой информации и узел ввода-вывода двухсторонними связями подключены соответственно к интерфейсу с носителем ключевой информации и интерфейсу с узлом ввода-вывода, первый выход первого блока питания соединен с входом питания второго оперативного запоминающего устройства, а выход генератора случайных импульсов - с входом узла центрального процессора, отличающееся тем, что в него введены узел управления питанием, второй блок питания, последовательно соединенные таймер и делитель, при этом управляющие входы таймера и делителя подключены к шине управления, информационные и адресные входы таймера подключены соответственно к шине данных и шине адреса, первый, второй, третий, четвертый, пятый и шестой выходы узла управления питанием соединены соответственно с первым, вторым входами интерфейса с узлом ввода-вывода, блокировочным входом второго оперативного запоминающего устройства, первым входом узла ввода-вывода, первым входом второго блока питания и установочными входами узла центрального процессора и делителя, первый вход узла управления питанием подключен к первому выходу первого блока питания, второй - к первому выходу интерфейса с узлом ввода-вывода, третий - к первому выходу второго блока питания, второй и третий выходы которого соединены соответственно с вторым и третьим входами узла ввода-вывода, четвертый выход - со входами питания генератора случайных импульсов, узла центрального процессора, таймера, делителя, интерфейса с узлом ввода-вывода, узла ввода-вывода, интерфейса с носителем ключевой информации, первого оперативного запоминающего устройства и постоянного запоминающего устройства, а второй вход второго блока питания - со вторым выходом первого блока питания и дополнительными входами питания узла ввода-вывода и генератора случайных импульсов, управляющий вход которого подключен к второму выходу интерфейса с узлом ввода-вывода, тактовый вход - к первому тактовому выходу узла центрального процессора, соединенного входом прерывания с выходом таймера, а вторым тактовым выходом - с тактовым входом делителя. 
|
