Устройство для фазирования вращающегося вала электродвигателя

Предложено устройство для фазирования вращающегося вала электродвигателя в котором с целью повышения быстродействия второй и третий выходы импульсного частотно-фазового дискриминатора подключены ко входам логического элемента ИЛИ, к выходу которого подключены ко входу сброса таймера счетчика и синхровходам буферных регистров, первый выход опорного генератора подключен к тактовому входу таймера-счетчика и преобразователю «частота-код», линия выходных данных таймера-счетчика подключена к линии входных данных первого буферного регистра, линия выходных данных которого подключена к линии выходных данных второго буферного регистра и портам A вычислительных устройств, линия выходных данных второго буферного регистра подключена к порту B первого вычислительного устройства, порт которого D подключен к порту B второго вычислительного устройства, линия выходных данных преобразователя «частота-код» подключена к портам C вычислительных устройств, порт D второго вычислительного устройства подключен к линии входных данных блока определения фазового рассогласования, а первый вход второго вычислительного устройства подключен к выходу RS-триггера, ко входам установки и сброса которого соответственно подключены второй и третий выходы импульсного частотно-фазового дискриминатора. 1 илл.

Полезная модель относится к электротехнике и может быть использована в системах передачи и воспроизведения информации.

Известно устройство (А.С. СССР 1272444 от 23.11.1986 г., МПК H02P 6/06, 1986 г.), содержащее опорный генератор, подключенный к одном у входу первого логического элемента И, выход которого соединен с одним входом импульсного частотно-фазового дискриминатора, другой, другой вход которого подключен к выходу второго логического элемента И, к первому входу которого подключен выход импульсного датчика частоты, который вместе с датчиком положения установлен на валу двигателя, при этом последовательно соединенные импульсный частотно-фазовый дискриминатор, усилительно-корректирующее устройство, двигатель и датчик образуют контур фазовой автоподстройки частоты вращения двигателя, который замыкается или размыкается блоком определения фазового рассогласования по сигналам с дополнительного выхода опорного генератора, датчика положения и с управляющего выхода дискриминатора через логические элементы И путем их блокировки, первый вход блока определения фазового рассогласования подключен к выходу датчика положения, второй - к другому выходу опорного генератора, третий - к выходу дискриминатора, а два выхода блока определения фазового рассогласования подключены к другим входами логических элементов.

Недостатком данного устройства является низкое быстродействие.

Наиболее близким техническим решением к заявляемой полезной модели является устройство (Пат. РФ 2475932 от 14.09.2013, МПК H02P 5/52, G05D 13/62) для осуществления способа фазирования вращающегося вала электродвигателя, содержащее электродвигатель, на валу которого расположен импульсный датчик частоты вращения, выход которого подключен к первому входу второго элемента И, и датчик положения, выход которого подключен к четвертому входу блока определения фазового рассогласования, опорный генератор, к первому выходу которого подключен первый вход первого логического элемента И, пятый вход блока определения фазового рассогласования, а второй выход опорного генератора подключен к первому входу блока определения фазового рассогласования, выходы которого подключены ко вторым входам логических элементов И, которые подключены к первому и второму входам импульсного частотно-фазового дискриминатора, второй и третий выходы которого подключены ко второму и третьему входам блока определения фазового рассогласования, а первый выход - к усилительно корректирующему устройству, к которому последовательно подключен электродвигатель, при этом выход блока определения частотного рассогласования подключен к шестому входу блока определения фазового рассогласования, к первому входу блока определения частотного рассогласования подключен первый выход опорного генератора, а ко второму и третьему входам - второй и третий выходы импульсного частотно-фазового генератора, соответственно, при этом последовательно соединенные импульсный частотно-фазовый дискриминатор, усилительно-корректирующее устройство, двигатель и датчик образуют контур фазовой автоподстройки частоты вращения двигателя, который замыкается или размыкается блоком определения фазового рассогласования.

Недостатком данного устройства является недостаточное быстродействие.

Задачей полезной модели является повышение быстродействия устройства.

Данный технический результат достигается тем, что в устройство для фазирования вращающегося валя электродвигателя содержащее электропривод, на валу которого расположен импульсный датчик частоты вращения, выход которого подключен к первому входу второго элемента И, и датчик положения, выход которого подключен к четвертому входу блока определения фазового рассогласования, опорный генератор, к первому выходу которого подключен первый вход первого логического элемента И, пятый вход блока определения фазового рассогласования, а второй выход опорного генератора подключен к первому входу блока определения фазового рассогласования, выходы которого подключены ко вторым входам логических элементов И, которые подключены к первому и второму входам импульсного частотно-фазового дискриминатора, второй и третий выходы которого подключены ко второму и третьему входам блока определения фазового рассогласования, а первый выход - к усилительно корректирующему устройству, к которому последовательно подключен электродвигатель, согласно предложенному техническому решению с целью повышения быстродействия второй и третий выходы импульсного частотно-фазового дискриминатора подключены ко входам логического элемента ИЛИ, к выходу которого подключены ко входу сброса таймера счетчика и синхровходам буферных регистров, первый выход опорного генератора подключен к тактовому входу таймера-счетчика и преобразователю «частота-код», линия выходных данных таймера-счетчика подключена к линии входных данных первого буферного регистра, линия выходных данных которого подключена к линии выходных данных второго буферного регистра и портам A вычислительных устройств, линия выходных данных второго буферного регистра подключена к порту B первого вычислительного устройства, порт которого D подключен к порту В второго вычислительного устройства, линия выходных данных преобразователя «частота-код» подключена к портам С вычислительных устройств, порт D второго вычислительного устройства подключен к линии входных данных блока определения фазового рассогласования, а первый вход второго вычислительного устройства подключен к выходу RS-триггера, ко входам установки и сброса которого соответственно подключены второй и третий выходы импульсного частотно-фазового дискриминатора.

Сущность технического решения пояснена чертежами, где на фиг. приведена функциональная электрическая схема предлагаемого устройства.

Устройство содержит опорный генератор 1, логические элементы И 2 и 3. Последовательно соединенные импульсный частотно-фазовый дискриминатор 4, усилительно-корректирующее устройство 5, электродвигатель 6, импульсный датчик частоты 7 образуют контур фазовой автоподстройки частоты вращения двигателя (ФАПЧВ) 8. Кроме того устройство содержит датчик положения 9, блок определения фазового рассогласования 10, двоичный таймер-счетчик 11, буферные регистры 12 и 13, вычислительные устройства 14 и 15, логический элемент ИЛИ 16, преобразователь «частота-код» 17, RS-триггер 18.

В устройстве последовательно соединенные импульсный частотно-фазовый дискриминатор 4, усилительно-корректирующее устройство 5, электродвигатель 6 и импульсный датчик частоты 7 образуют контур фазовой автоподстройки частоты вращения 8, размыкающийся и замыкающийся по сигналам блока определения фазового рассогласования 8, выходы которого подключены ко вторым входам логических элементов И 2 и 3. Выход импульсного датчика частоты 7 подключен к первому входу логического элемента И 3. Выходы логических элементов И 2 и 3 подключены к первому и второму входам импульсного частотно-фазового дискриминатора 4, второй и третий выходы которого подключены ко второму и третьему входам блока определения фазового рассогласования 10 и к первому и второму входам логического элемента ИЛИ 16, соответственно. К четвертому выходу блока определения фазового рассогласования 10 подключен выход датчика положения 9, закрепленного на валу электродвигателя 6. Второй выход опорного генератора 1 подключен к первому входу блока определения фазового рассогласования 10. Первый выход опорного генератора 1 подключен к первому входу логического элемента И 2, к пятому входу блока определения фазового рассогласования 10, тактовому входу таймера-счетчика 11 и входу преобразователя «частота-код» 17. К выходу логического элемента ИЛИ 16 подключены синхровход таймера-счетчика 11 и входы разрешения передачи данных буферных регистров 12 и 13. Выходные линии таймера-счетчика 11 подключены к порту ввода буферного регистра 12. Порт вывода буферного регистра 12 подключен к порту ввода буферного регистра 13 и портам A вычислительных устройств 14 и 15. Выходные линии буферного регистра 13 подключены к порту B вычислительного устройства 14, порт D которого подключен к порту B вычислительного устройства 15. Выходные линии преобразователя «частота-код» 17 подключены к входным линия порт в C вычислительных устройств 14 и 15. Порт D вычислительного устройства 13 подключен в параллельному порту ввода-вывода D блока определения фазового рассогласования 10. Первый вход вычислительного устройства 15 подключен к выходу RS-триггера 18, ко входам установки и сброса которого соответственно подключены второй и третий выходы импульсного частотно-фазового дискриминатора 4.

Устройство работает следующим образом. На первом выходе опорного генератора 1 формируют последовательности импульсов опорной частоты f_ОП, на выходе импульсного датчика частоты 7, расположенного на валу электродвигателя 6 формируют последовательности импульсов частоты f_ОС , сравнивают f_Оп и f_ОС с помощью импульсного частотно-фазового дискриминатор 4 и определяют величину фазового рассогласования = на выходе усилительно корректирующего устройства 5 формируют напряжение, пропорциональное току потребления двигателя 6. Формируют последовательности импульсов F_ОС, поступающих с датчика положения 9 ротора электродвигателя 6 и импульсов фазирования F_ОП на втором выходе опорного генератора 1. С помощью блока определения фазового рассогласования 10 сравнивают F _ОС и F_ОП и определяют величину углового рассогласования . При этом на втором и третьем выходах импульсного частотно-фазового дискриминатора 4 формируются два сигнала в моменты времени прихода двух импульсов частоты f_ОП между двумя соседними импульсами частоты f_ОС (2/2) и при отсутствии импульсов частоты f_ОП между двумя соседними импульсами частоты f _ОС (0/2). В этим моменты времени определяют с помощью вычислительных устройств 14 и 15 величину рассогласования по частоте вращения путем подсчета импульсов частоты f_ОП между двумя соседними импульсами дополнительных сигналов, сформированных на выходе импульсного частотно-фазового дискриминатора 4, и при достижении ею заданного значения прекращается подачу импульсов f_ОП, двигатель 6 переводится из двигательного в тормозной режим, причем в момент времени, определяемый на основе обработки полученных значений величин углового рассогласования и частотного рассогласования , возобновляют подачу импульсов f_ОП. При достижении заданного значения частотного рассогласования прекращают подачу импульсов f_ОС и переводят двигатель 6 из тормозного в двигательный режим, в момент времени, определяемый на основе обработки полученных значений и , возобновляют подачу импульсов f_ОС. Значение определяется следующим образом. На вход логического элемента ИЛИ 16 подаются импульсы со второго и третьего выходов импульсного частотно-фазового дискриминатора 4. По переднему фронту прихода высокого уровня сигнала с выхода логического элемента ИЛИ 16 таймер-счетчик 11 начинает счет количества импульсов частоты f_ОП, подавая значение N количества импульсов на вход буферного регистра 12. По переднему фронту прихода высокого уровня сигнала с выхода логического элемента ИЛИ 16 текущее значение N2 подается с выхода буферного регистра 12 на вход буферного регистра 13 и порты A вычислительных устройства 14 и 15, значение N1, полученное на выходе таймер-счетчика 11 в предыдущем цикле, подается с выхода буферного регистра 13 на порт В вычислительного устройства 14, а значение с выхода преобразователя «частота-код» подается на порты C вычислительных устройства 14 и 15. Вычислительное устройство 14 определяет фактическое значение углового ускорения по формуле («Квазиоптимальный по быстродействию синхронно-синфазный электропривод для сканирующих систем»: монография / А.В. Бубнов, В.А. Емашов, А.Н. Чудинов - Омск: Изд-во ОмГТУ, 2013. - 120 с, Стр. 68)

,

где ₀=2/z, z - количество точек импульсного датчика на один оборот, T_ОП=1/f_ОП, f_ОП - опорная частота, N₂ - значение на выходе буферного регистра 12, N ₁ - значение на выходе буферного регистра 13, а знак перед дробью выбирается исходя из характера сигнала на первом входе вычислительного устройства 15. Таким образом, после каждого определения ситуации 2/2 или 0/2 происходит вычисление значения углового ускорения за два последних промежутка времени прошедших между такими ситуациями. В эти же моменты вычислительное устройство 16 определяет ошибку по угловой скорости по формулам («Квазиоптимальный по быстродействию синхронно-синфазный электропривод для сканирующих систем»: монография / А.В. Бубнов, В.А. Емашов, А.Н. Чудинов - Омск: Изд-во ОмГТУ, 2013. - 120 с, стр. 59, 61, 62, 63)

где - максимальная ошибка перерегулирования угловой скорости в режиме синхронизации электропривода с фазовой синхронизацией («Квазиоптимальный по быстродействию синхронно-синфазный электропривод для сканирующих систем»: монография / А.В. Бубнов, В.А. Емашов, А.Н. Чудинов - Омск: Изд-во ОмГТУ, 2013. - 120 с, стр. 58), ₀=_mT_ОП - изменение угловой скорости электропривода в режиме синхронизации за период T_ОП =1/f_ОП («Квазиоптимальный по быстродействию синхронно-синфазный электропривод для сканирующих систем»: монография / А.В. Бубнов, В.А. Емашов, А.Н. Чудинов - Омск: Изд-во ОмГТУ, 2013. - 120 с, стр. 58),, _m - максимальное угловое ускорение синхронно-синфазного электропривода, ₀=2/z, z - количество точек импульсного датчика на один оборот, N1=N2 - значение на выходе буферного регистра 12. При этом, вычислительное устройство 15 выбирает одну из формул (1-6) для расчетов, исходя из режима работы двигателя.

Таким образом, предлагаемое техническое решение позволяет увеличить быстродействие устройства.

Устройство для фазирования вращающегося валя электродвигателя, содержащее электропривод, на валу которого расположен импульсный датчик частоты вращения, выход которого подключен к первому входу второго элемента И, и датчик положения, выход которого подключен к четвертому входу блока определения фазового рассогласования, опорный генератор, к первому выходу которого подключен первый вход первого логического элемента И, пятый вход блока определения фазового рассогласования, а второй выход опорного генератора подключен к первому входу блока определения фазового рассогласования, выходы которого подключены ко вторым входам логических элементов И, которые подключены к первому и второму входам импульсного частотно-фазового дискриминатора, второй и третий выходы которого подключены ко второму и третьему входам блока определения фазового рассогласования, а первый выход - к усилительно корректирующему устройству, к которому последовательно подключен электродвигатель, отличающееся тем, что, с целью повышения быстродействия, второй и третий выходы импульсного частотно-фазового дискриминатора подключены ко входам логического элемента ИЛИ, к выходу которого подключены вход сброса таймера-счетчика и синхровходы буферных регистров, первый выход опорного генератора подключен к тактовому входу таймера-счетчика и преобразователю "частота-код", линия выходных данных таймера-счетчика подключена к линии входных данных первого буферного регистра, линия выходных данных которого подключена к линии выходных данных второго буферного регистра и портам А вычислительных устройств, линия выходных данных второго буферного регистра подключена к порту В первого вычислительного устройства, порт D которого подключен к порту В второго вычислительного устройства, линия выходных данных преобразователя "частота-код" подключена к портам С вычислительных устройств, порт D второго вычислительного устройства подключен к линии входных данных блока определения фазового рассогласования, а первый вход второго вычислительного устройства подключен к выходу RS-триггера, ко входам установки и сброса которого соответственно подключены второй и третий выходы импульсного частотно-фазового дискриминатора.