Диодно-транзисторный логический элемент

 

Полезная модель относится к электронным интегральным логическим элементам на биполярных транзисторах, работающим по принципам диодно-транзисторной логики (ДТП). Ее технический результат, заключающийся в повышении быстродействия при переключении выходного напряжения с низкого логического уровня в высокий, достигается дополнительным введением в устройство первого и второго диодов 3 и 4 ограничения напряжения и выполнением связей, что позволяет ограничить напряжение прямого смещения коллекторных pn переходов первого и второго ключевых транзисторов 12, 13 и тем самым исключить их глубокое насыщение в состоянии устройства с низким логическим уровнем выходного напряжения. На схеме устройства также обозначены ключевые диоды 1-1, 1-n, диод 2 смещения напряжения, первый и второй потенциалозадающие резисторы 5 и 6, с первого по четвертый токозадающие резисторы 7, 8, 9, 10 и токоограничительный резистор 11, первый и второй npn-транзисторы 14, 15 связи и npn-транзистор 16 ограничения напряжения. 1 з.п. ф-лы, 1 ил.

Полезная модель относится к электронным интегральным логическим элементам на биполярных транзисторах, работающим по принципам диодно-транзисторной логики (ДТП).

Известное выполнение ДТП элемента, описанное в патенте США 3287577, ПК: H03K 19/082, опубликованном 22 ноября 1966 г. [1], содержит группу ключевых диодов, катоды которых являются входами устройства, диод смещения напряжения, анод которого и аноды ключевых диодов через потенциалозадающий резистор подключены к шине напряжения питания, и ключевой транзистор npn структуры, база которого подключена к катоду диода смещения, эмиттер соединен с шиной нулевого потенциала, а коллектор является выходом элемента.

Данное устройство обладает низким быстродействием при переключении логического уровня выходного напряжения вверх. В состоянии с низким выходным напряжением ключевой транзистор находится в режиме неограниченного насыщения и после его выключения повышение выходного напряжения обеспечивается только за счет входных токов подключенных к выходу аналогичных логических элементов.

Этот недостаток устранен в устройстве, описанном в патенте США 3867644, ПК: H03K 19/08, опубликованном 18 феврапя 1975 г. [2]. Устройство имеет цепь формирования высокого выходного уровня, ускоряющую процесс повышения выходного уровня и увеличивающую нагрузочную способность в этом состоянии. По технической сущности такой ДТП элемент наиболее близок к предлагаемому техническому решению.

Наиболее близкий аналог содержит группу ключевых диодов, диод смещения напряжения, первый и второй ключевые транзисторы npn структуры, первый и второй npn-транзисторы связи и npn-транзистор ограничения напряжения, первый и второй потенциалозадающие резисторы, с первого по четвертый токозадающие резисторы и токоограничительный резистор.

Катоды ключевых диодов являются входами устройства, а аноды вместе с анодом диода смещения напряжения через первый потенциалозадающий резистор подключены к шине напряжения питания. База первого ключевого транзистора подключена к катоду диода смещения напряжения и к первому выводу первого токозадающего резистора, второй вывод которого соединен с эмиттером первого и базой второго ключевых транзисторов и с первыми выводами второго и третьего токозадающих резисторов, вторые выводы которых соответственно подключены к базе и коллектору транзистора ограничения напряжения, эмиттер которого и эмиттер второго ключевого транзистора подключены к шине нулевого потенциала. База первого транзистора связи и коллектор первого ключевого транзистора через второй потенциалозадающий резистор соединены с шиной напряжения питания. Эмиттер первого и база второго транзисторов связи через четвертый токозадающий резистор соединены с эмиттером второго транзистора связи, который вместе с коллектором второго ключевого транзистора соединены с выходом устройства. Коллекторы первого и второго транзисторов связи через токоограничительный резистор подключены к шине напряжения питания.

Ключевые диоды вместе с диодом смещения напряжения и первым потенциалозадающим резистором составляют диодную ячейку nИ (n - количество ключевых диодов), которая формирует на катоде диода смещения напряжения высокий логический уровень только при наличии высоких уровней на катодах всех ключевых диодов, а при наличии на них хотя бы одного низкого логического уровня - низкий.

Остальные элементы устройства составляют сложный выходной инвертор. Первый ключевой транзистор, второй потенциалозадающий и с первого по третий токозадающие резисторы вместе с транзистором ограничения напряжения образуют фазоразделительный каскад, управляющий вторым ключевым транзистором, формирующим низкие выходные уровни устройства, и составным эмиттерным повторителем, формирующим высокие выходные уровни и состоящим из первого, второго транзисторов связи, четвертого токозадающего и токоограничительного резисторов.

Транзистор ограничения напряжения вместе со вторым и третьим токозадающими резисторами предназначены для регулирования базового тока второго ключевого транзистора в состоянии с низким уровнем коллекторного напряжения, не давая ему войти в глубокое насыщение, снижающее быстродействие устройства при переключении выходного напряжения из низкого уровня в высокий. Однако, эффективность этой цепи для повышения быстродействия недостаточна.

Технический результат полезной модели, заключающийся в повышении быстродействия при переключении выходного напряжения с низкого логического уровня в высокий, достигается тем, что в диодно-транзисторный логический элемент, содержащий группу ключевых диодов, катоды которых являются входами устройства, а аноды вместе с анодом диода смещения напряжения через первый потенциалозадающий резистор подключены к шине напряжения питания, первый ключевой транзистор npn структуры, база которого подключена к первому выводу первого токозадающего резистора и к катоду диода смещения напряжения, а эмиттер соединен с первыми выводами второго и третьего токозадающих резисторов и с базой второго ключевого npn-транзистора, эмиттер которого подключен к шине нулевого потенциала, первый npn-транзистор связи, база которого и коллектор первого ключевого транзистора через второй потенциалозадающий резистор подключены к шине напряжения питания, второй npn-транзистор связи, база которого соединена с эмиттером первого транзистора связи, эмиттер является выходом устройства, соединен с коллектором второго ключевого транзистора и со своей базой через четвертый токозадающий резистор, а коллектор через токоограничительный резистор подключен к шине напряжения питания, npn-транзистор ограничения напряжения, с базой, подключенной ко второму выводу третьего токозадающего резистора, дополнительно введены первый диод ограничения напряжения, анод и катод которого соответственно подключены к анодам ключевых диодов и к коллектору первого ключевого транзистора, второй диод ограничения напряжения, анод и катод которого подключены к базе и коллектору первого и второго транзисторов связи соответственно, база, эмиттер и коллектор транзистора ограничения напряжения соединены соответственно со вторым выводом первого токозадающего резистора, с выходом устройства и с базой первого транзистора связи, коллектор которого подключен к шине напряжения питания, второй вывод второго токозадающего резистора подключен к шине нулевого потенциала.

Указанное выполнение диодно-транзисторного логического элемента позволяет ограничить напряжение прямого смещения коллекторных pn переходов первого и второго ключевых транзисторов и тем самым исключить их глубокое насыщение в состоянии устройства с низким логическим уровнем выходного напряжения.

Отличительными признаками полезной модели являются дополнительное введение в устройство первого и второго диодов ограничения напряжения и выполнение связей.

Полезную модель поясняет чертеж Фиг. 1, представляющий электрическую схему диодно-транзисторного логического элемента.

Диодно-транзисторный логический элемент содержит группу ключевых диодов 1-1, 1-n, диод 2 смещения напряжения, первый и второй диоды 3 и 4 ограничения напряжения, первый и второй потенциалозадающие резисторы 5 и 6, с первого по четвертый токозадающие резисторы 7, 8, 9, 10 и токоограничительный резистор 11, первый и второй ключевые транзисторы 12 и 13 npn структуры, первый и второй npn-транзисторы 14, 15 связи и npn-транзистор 16 ограничения напряжения.

Катоды ключевых диодов 1-1, 1-n являются входами устройства, а аноды соединены с анодами диода 2 смещения напряжения и первого диода 3 ограничения напряжения и через первый потенциалозадающий резистор 5 подключены к шине +UП напряжения питания. База первого ключевого транзистора 12 подключена к первому выводу первого токозадающего резистора 7 и к катоду диода 2 смещения напряжения, а эмиттер - к первым выводам второго и третьего токозадающих резисторов 8, 9 и к базе второго ключевого транзистора 13, эмиттер которого и второй вывод второго токозадающего резистора 8 подключены к шине нулевого потенциала. Коллектор первого ключевого транзистора 12 вместе с катодом первого диода 3 ограничения напряжения, базой первого транзистора 14 связи, коллектором транзистора 16 ограничения напряжения и анодом второго диода 4 ограничения напряжения через второй потенциалозадающий резистор 6 подключены к шине +U П напряжения питания, с которой еще соединен коллектор первого транзистора 14 связи. У второго транзистора 15 связи база соединена с эмиттером первого транзистора 14 связи, эмиттер является выходом устройства, соединен с коллектором второго ключевого транзистора 13, эмиттером транзистора 16 ограничения напряжения и со своей базой через четвертый токозадающий резистор 10, а коллектор вместе с катодом второго диода 4 ограничения напряжения через токоограничительный резистор 11 подключены к шине +U П напряжения питания. База транзистора 16 ограничения напряжения соединена со вторыми выводами первого и третьего токоограничительных резисторов 7 и 9.

Устройство работает следующим образом.

Наличии хотя бы одного низкого логического уровня на входах устройства опускает напряжение узла анодов диодов 1-1 - 1-n, 2 и 3, не позволяя эмиттерным pn переходам транзисторов 12 и 13 быть открытыми одновременно с диодом 2. В резисторе 5 протекает ток, складывающийся из токов диодов 1-1 - 1-n с низким напряжением на катодах и тока диода 2, втекающего через цепочку резисторов 7, 8, 9. В результате транзисторы 12 и 13 закрыты и не имеют тока в коллекторах, позволяя транзисторам 14 и 15 передавать на выход устройства напряжение высокого уровня как напряжение питания +UП смещенное вниз на сумму напряжений на эмиттерных pn переходах транзисторов 14, 15 и на резисторе 6, согласно следующему выражению.

где N14 - коэффициент передачи эмиттерного тока транзистора 14,

UБЭ14 и UБЭ15 - разности потенциалов баз и эмиттеров у транзисторов 14 и 15,

R6 и R10 - сопротивления резисторов 6 и 10.

Значение выходного напряжения высокого уровня зависит от величины выходного тока, влияющего на напряжения на эмиттерных pn переходов транзисторов 14 и 15. Если выходной ток превысит критическую величину, особенно при коротком замыкании выхода на шину нулевого потенциала, в устройстве активизируется цепь ограничения выходного тока на диоде 4 и резисторе 11. Протекая через эмиттер -коллектор транзистора 15 в резисторе 11, выходной ток создает на нем падение напряжения, смещающее вниз потенциал катода диода 4 на столько, что pn переход диода 4 открывается и ответвляет часть тока выхода в резистор 6, увеличение падения напряжения на котором снижает уровень базового потенциала транзистора 14, передававаемого на выход устройства. Величина тока I OS короткого замыкания выхода определяется формулой:

Цепь ограничения выходного тока на диоде 4 и резисторе 11 выполняет свою функцию, не допуская насыщения транзистора 15. Благодаря диоду 4, прямое напряжения на pn переходе которого примерно равно прямому напряжению на pn переходе база - коллектор транзистора 14, коллекторный потенциал транзистора 15 не может опуститься существенно ниже его базового потенциала.

Состояние логического нуля возникает на выходе устройства при наличии высокого логического уровня на всех его входах. В этих условиях во всех диодах 1-1 - 1-n отсутствует ток, что позволяет потенциалу узла их анодов подняться до уровня, открывающего pn переходы диода 2 и эмиттеров транзисторов 12 и 13. Коллекторный ток транзистора 12 создает напряжение на резисторе 6, запирающее транзисторы 14 и 15, которые не препятствуют открытому транзистору 13 формировать низкий логический уровень напряжения на выходе. Транзистор 16 не позволяет потенциалу коллектора транзистора 13 опуститься до уровня, приводящему к его глубокому насыщению. Напряжение базы транзистора 16 смещено вверх относительно напряжения на базе транзистора 13 на величину напряжения на резисторе 9, в котором в основном протекает ток резистора 8, шунтирующего эмиттерный pn переход транзистора 13. Базовый потенциал транзистора 16 соответствует следующему выражению:

Так как базовый потенциал транзистора 13 равен UБЭ13. а напряжения база - эмиттер у транзисторов 13 и 16 примерно равные, прямое напряжение на коллекторном pn переходе транзистора 13, определяемое выражением

не будет достаточным для возникновения существенной инжекции. Выходное напряжение низкого уровня при этом определяет формула:

Транзистор 16 направляет часть тока коллектора транзистора 13, превышающую ток выходной нагрузки, в резисторы 5 и 6, падение напряжения на которых снижает базовые потенциалы транзисторов 12 и 13 до уровней, обеспечивающих соотношение токов в базе и коллекторе транзистора 13, соответствующее его нормальному активному режиму. Это позволяет повышать запас величины коллекторного тока транзистора 13 до уровня, обеспечивающего его компенсацию при повышении выходного тока и при существенном снижении значений коэффициентов N передачи тока транзисторов.

Диод 3, не позволяя коллекторному потенциалу транзистора 12 опускаться ниже потенциала его базы, защищает его от насыщения.

Таким образом, диодно-транзисторный логический элемент формирует выходное напряжение логического нуля установленного уровня в заданном диапазоне токов нагрузки в условиях уменьшения значений коэффициентов передачи тока составляющих его транзисторов, не допуская их насыщения, также и в состоянии логической единицы при токовой перегрузке выхода.

Диодно-транзисторный логический элемент, содержащий группу ключевых диодов, катоды которых являются входами устройства, а аноды вместе с анодом диода смещения напряжения через первый потенциалозадающий резистор подключены к шине напряжения питания, первый ключевой транзистор npn структуры, база которого подключена к первому выводу первого токозадающего резистора и к катоду диода смещения напряжения, а эмиттер соединён с первыми выводами второго и третьего токозадающих резисторов и с базой второго ключевого npn-транзистора, эмиттер которого подключён к шине нулевого потенциала, первый npn-транзистор связи, база которого и коллектор первого ключевого транзистора через второй потенциалозадающий резистор подключены к шине напряжения питания, второй npn-транзистор связи, база которого соединена с эмиттером первого транзистора связи, эмиттер является выходом устройства, соединён с коллектором второго ключевого транзистора и со своей базой через четвёртый токозадающий резистор, а коллектор через токоограничительный резистор подключён к шине напряжения питания, npn-транзистор ограничения напряжения, с базой, подключённой ко второму выводу третьего токозадающего резистора, отличающийся тем, что дополнительно содержит первый диод ограничения напряжения, анод и катод которого соответственно подключены к анодам ключевых диодов и к коллектору первого ключевого транзистора, второй диод ограничения напряжения, анод и катод которого подключены к базе и коллектору первого и второго транзисторов связи соответственно, база, эмиттер и коллектор транзистора ограничения напряжения соединены соответственно со вторым выводом первого токозадающего резистора, с выходом устройства и с базой первого транзистора связи, коллектор которого подключён к шине напряжения питания, второй вывод второго токозадающего резистора подключён к шине нулевого потенциала.



 

Наверх