Дифференциальный усилитель для кмоп-технологий с низким напряжением питания
При использовании короткоканального КМОП-технологического процесса напряжение питания не превышает 1,8 В, что накладывает ограничения на ряд характеристик аналоговых устройств, в частности, на диапазон входного синфазного сигнала и размах выходного напряжения дифференциального усилителя. Основная задача предлагаемой полезной модели состоит в расширении диапазона входного синфазного сигнала и размаха выходного напряжения в условиях ограничения напряжения питания короткоканальной КМОП-технологии. Технический результат достигается применением в схеме усилителя транзисторов с электрическим соединением затвора с карманом, для которых характерна большая крутизна переходной характеристики и меньшее напряжение включения. Полезная модель относится к области радиотехники и может быть использована в качестве устройства усиления аналоговых сигналов, в структуре аналоговых и аналого-цифровых микросхем различного функционального назначения с низким напряжением питания.
Полезная модель относится к области радиотехники и может быть использована в качестве устройства усиления аналоговых сигналов, в структуре аналоговых и аналого-цифровых микросхем различного функционального назначения (например, компараторы напряжения, операционные усилители с низким напряжением питания и т.п.).
При использовании короткоканального КМОП-технологического процесса (180 нм и менее) напряжение питания не превышает 1,8 В, что накладывает ограничения на ряд характеристик аналогового устройства, в частности, размах выходного напряжения, диапазон входного синфазного сигнала усилителей [1].
Известны решения дифференциальных усилителей с широким диапазоном входного сигнала. Близким по технической сущности является дифференциальный усилитель (фиг.1), представленный в патенте США 
7183852 В2 [2].
Основная задача предлагаемой полезной модели состоит в расширении диапазона входного синфазного сигнала и размаха выходного напряжения в условиях ограничения напряжения питания короткоканальной КМОП технологии.
Поставленная задача достигается применением в дифференциальном усилителе (фиг.1), состоящем из двух входных р-канальных транзисторов (4) и (7), истоки которых объединены и подключены к стоку выходного р-канального транзистора (6) источника тока, выполненного в виде токового зеркала, состоящего из транзисторов (1) и (6), истоки которых подключены к источнику питания; стоки транзисторов (4) и (7) дифференциальной пары соединены с стоками входных n-канальных транзисторов (5) и (8) двух токовых зеркал, являющихся активной нагрузкой дифференциального усилителя, затвор транзистора (5) соединен с стоком транзистора (5) и затвором n-канального транзистора (3), сток транзистора (3) подключен к стоку р-канального транзистора (2); исток транзистора (3) объединен с истоком транзистора (5) и подключен к общей шине, сток n-канального транзистора (10) подключен к стоку р-канального транзистора (9); исток транзистора (8) объединен с истоком транзистора (10) и подключен к общей шине; стоки транзисторов (9) и (10) образуют выход дифференциального усилителя; транзисторов с электрическим соединением затвора с карманом (термин «карман» вводится для обозначения терминала «подложка» МОП транзистора, поскольку термин «подложка», в данном контексте обозначает основание все интегральной схемы, а не отдельного транзистора), для которых характерна большая крутизна переходной характеристики и меньшее напряжение включения [3, 4].
Схема заявляемого устройства, соответствующего формуле полезной модели, представлена на фиг.2. Полезная модель дифференциального усилителя содержит два входных р-канальных транзистора (4) и (7); затвор транзистора (4) соединен с карманом транзистора (4), образуя вход INN дифференциального усилителя; затвор транзистора (7) соединен с карманом транзистора (7), образуя вход INP дифференциального усилителя; истоки транзисторов (4) и (7) объединены и подключены к стоку выходного р-канального транзистора (6) источника тока, выполненного в виде токового зеркала (II), состоящего из транзисторов (1) и (6), истоки которых подключены к источнику питания; стоки транзисторов (4) и (7) дифференциальной пары соединены с стоками входных n-канальных транзисторов (5) и (8) токовых зеркал (III) и (IV) соответственно, сток выходного n-канального транзистора (3) токового зеркала (III) подключен к стоку входного р-канального транзистора (2) токового зеркала (I); затвор и карман транзистора (2) объединены друг с другом; исток транзистора (3) объединен с истоком транзистора (5) и подключен к общей шине, сток выходного n-канального транзистора (10) токового зеркала (IV) подключен к стоку выходного р-канального транзистора (9) токового зеркала (I); затвор и карман транзистора (9) объединены друг с другом; исток транзистора (8) объединен с истоком транзистора (10) и подключен к общей шине; стоки транзисторов (9) и (10) образуют выход дифференциального усилителя.
Отличие заявляемой модели от устройства прототипа заключается в схемотехническом включении транзисторов 2, 4, 7 и 9 (см. фиг.2).
Величину диапазона входного синфазного сигнала можно определить как
ICMR=[VDD-|VSS |]-[VDS(idc)+VON+VDS{load)},
где ICMR - требуемая величина диапазона синфазного сигнала, VDD; VSS - положительный и отрицательный полюсы питания, VDS(idc) - напряжение сток-исток источника тока, VON - напряжение включения дифференциальной пары (пороговое напряжение транзисторов дифференциальной пары), VDS(load) - напряжение сток-исток на нагрузке.
Из представленного равенства видно, что увеличить диапазон входного синфазного сигнала возможно за счет снижения величины падения напряжения на источнике тока, а также за счет снижения порогового напряжения транзисторов дифференциальной пары.
МОП транзистор с электрически соединенными затвором и карманом характеризуется низким пороговым напряжением [3, 4]. Таким образом, использование в дифференциальной паре транзисторов с электрически соединенными затвором и карманом (см. фиг.2, транзисторы (4) и (7)) позволяет расширить диапазон входного синфазного сигнала дифференциального усилителя.
Размах выходного напряжения определяется схемным решением выходного каскада. В заявляемой модели дифференциального усилителя, как и в прототипе, применен выходной каскад с выходом равным напряжению питания, представленный на фиг.3. Размах выходного напряжения определяется как
VOUT=[VDD-|VSS |]-[V1DS+V2DS],
где VOUT - размах выходного напряжения, V1DS, V2DS напряжение сток-исток первого и второго транзисторов соответственно (см. фиг.3)
Из представленного равенства видно, что увеличить размах выходного напряжения возможно за счет снижения величины напряжения сток исток на транзисторах.
В исследованиях [3, 4] было показано, что при электрическом соединении затвора с карманом, крутизна МОП транзистора увеличивается и становится близкой к крутизне биполярного транзистора. Это явление обусловлено работой латерального биполярного транзистора в МОП транзисторной структуре [3, 4]. Для биполярных транзисторов характерно меньшее напряжения коллектор-эмиттер для решения задачи достижения заданного выходного тока, чем напряжение сток-исток МОП транзистора для решения той же задачи. Следовательно, применение МОП транзистора с электрическим соединением затвора и кармана в схеме выходного каскада, позволит снизить необходимую величину напряжения сток-исток.
На графиках фиг.4 представлены фазо-частотная, амплитудно-частотная и переходная характеристики заявляемой полезной модели дифференциального усилителя. Графики получены в САПР Cadence IC, с использованием сертифицированных spice моделей технологии SMOS8MV кремниевой фабрики Freescale semiconductor (США). В таблице представлены основные характеристики дифференциальных усилителей прототипа и заявляемой модели.
| Таблица | |||
| п/п | Наименование параметра | Прототип | Заявляемая модель |
| 1. | Коэффициент усиления, дБ | 27 | 35 |
| 2. | Полоса пропускания (-3 дБ), МГц | 62 | 25 |
| 3. | Запас по фазе, град. | 27 | 19 |
| 4. | Ток потребления, мкА | 142 | 145 |
| 5. | Диапазон вх. синфазного напряжения, В | 0-1,1 | 0-1,3 |
| 6. | Размах выходного напряжения, В | 1,4 | 1,6 |
Результаты моделирования показывают, что применение в электрической схеме усилителя транзисторов с электрическим соединением затвора и кармана расширяет диапазон входного синфазного сигнала, увеличивает размах выходного напряжения, а также повышает коэффициент усиления по напряжению. Это является важным достоинством предлагаемого дифференциального усилителя при его реализации в рамках короткоканальных КМОП-технологических процессов.
Таким образом, предлагаемая модель дифференциального усилителя имеет преимущества по коэффициенту усиления напряжения, диапазону входного синфазного сигнала и размаху выходного напряжения в сравнении с прототипом.
Литература.
1. Русанов А.В., Балашов Ю.С."Влияние уменьшения напряжения питания на характеристики аналоговых блоков АЦП" // Вестник Воронежского государственного технического университета - 2011, т.7, 1 с.74-76
2. Hirohisa Abe, "Differential amplifier method and apparatus operable with a wide range input voltage", Patent number US 7183852B2, Feb.27, 2007
3. Русанов А.В., Ткачев А.Ю., Балашов Ю.С. "МОП-транзистор с управлением карманом и затвором одновременно", Вестник ВГТУ 2012 т. 8 стр.151-154
4. Русанов А.В., Ткачев А.Ю., Балашов Ю.С. "Физические основы работы МОП-транзистора с управлением карманом и затвором одновременно" Вестник ВГТУ 2012 т.8 11 стр.116-118
Дифференциальный усилитель содержит два входных р-канальных транзистора (4) и (7); затвор транзистора (4) соединен с карманом транзистора (4), образуя вход INN дифференциального усилителя; затвор транзистора (7) соединен с карманом транзистора (7), образуя вход INP дифференциального усилителя; истоки транзисторов (4) и (7) объединены и подключены к стоку выходного р-канального транзистора (6) источника тока, выполненного в виде токового зеркала (II), состоящего из транзисторов (1) и (6), истоки которых подключены к источнику питания; стоки транзисторов (4) и (7) дифференциальной пары соединены с стоками входных n-канальных транзисторов (5) и (8) токовых зеркал (III) и (IV) соответственно, сток выходного n-канального транзистора (3) токового зеркала (III) подключен к стоку входного р-канального транзистора (2) токового зеркала (I); затвор и карман транзистора (2) объединены друг с другом; исток транзистора (3) объединен с истоком транзистора (5) и подключен к общей шине, сток выходного n-канального транзистора (10) токового зеркала (IV) подключен к стоку выходного р-канального транзистора (9) токового зеркала (I); затвор и карман транзистора (9) объединены друг с другом; исток транзистора (8) объединен с истоком транзистора (10) и подключен к общей шине; стоки транзисторов (9) и (10) образуют выход дифференциального усилителя.
