Формирователь синхроимпульсов

Предлагаемая полезная модель относится к импульсной технике обработки цифрового сигнала и может быть использована в системах синхронизации многофункциональных РЛС (МФРЛС). Формирователь синхроимпульсов состоит из асинхронного оперативного запоминающего устройства, первого сумматора, второго сумматора, третьего сумматора, четвертого сумматора, мультиплексора, счетчика переключения кода управления мультиплексора, счетчика количества импульсов синхронизации, счетчика формирования длительности паузы, счетчика формирования длительности импульсов, SR-триггера. Первый выход асинхронного ОЗУ, вход которого является первым входом формирователя синхроимпульсов, шиной соединен с первым входом счетчика количества импульсов синхронизации, выход которого подключен к первому входу счетчика формирования длительности паузы, выход счетчика формирования длительности паузы подключен к первому входу SR-триггера, выход которого является выходом формирователя синхроимпульсов, второй выход асинхронного ОЗУ шиной соединен с первым входом счетчика формирования длительности импульсов, первым входом первого сумматора, первым входом второго сумматора, первым входом третьего сумматора и первым входом четвертого сумматора, третий выход асинхронного ОЗУ шиной подключен ко второму входу первого сумматора, четвертый выход асинхронного ОЗУ шиной соединен со вторым входом второго сумматора, пятый выход асинхронного ОЗУ шиной соединен со вторым входом третьего сумматора, шестой выход асинхронного ОЗУ шиной соединен со вторым входом четвертого сумматора, выход первого сумматора шиной подключен к первому входу мультиплексора, выход второго сумматора шиной подключен ко второму входу мультиплексора, выход третьего сумматора шиной соединен с третьим входом мультиплексора, выход четвертого сумматора шиной соединен с четвертым входом мультиплексора, выход мультиплексора шиной подключен ко второму входу счетчика формирования длительности паузы, выход счетчика формирования длительности импульсов соединен со вторым входом SR-триггера, выход которого подключен ко второму входу счетчика количества импульсов синхронизации и входу счетчика переключения кода управления мультиплексора, выход которого шиной соединен с пятым входом мультиплексора. Для программирования режимов работы формирователя, в каждом рабочем такте введены счетчик паузы начала формирования импульсов, D-триггер, генератор 56 МГц, компаратор и счетчик формирования опорной частоты. Седьмой выход асинхронного ОЗУ шиной соединен со входом счетчика паузы начала формирования импульсов, выход которого подключен ко второму входу D-триггера, выход генератора соединен со входом компаратора, выход которого соединен с первым входом счетчика формирования опорной частоты, объединенные второй вход счетчика формирования опорной частоты и третий вход D-триггера являются вторым входом устройства, высокий логический уровень VCC подключен к первому входу D-триггера, выход D-триггера соединен с третьим входом счетчика количества импульсов синхронизации, с четвертым входом счетчика формирования длительности паузы, с третьим входом счетчика формирования длительности импульсов, выход счетчика формирования опорной частоты соединен с третьим входом счетчика формирования длительности паузы и вторым входом счетчика формирования длительности импульсов.

Предлагаемая полезная модель относится к импульсной технике обработки цифрового сигнала и может быть использована в системах синхронизации многофункциональных РЛС (МФРЛС).

Известно «Устройство тактовой синхронизации цифрового сигнала» [2286007 С1 опубл. 20.10.2006], которое содержит два триггера с инверсными асинхронными входами сброса и установки, два элемента И-НЕ, двоичный счетчик, который содержит тактовый вход и асинхронный инверсный вход сброса, элемент ИЛИ-НЕ, вход синхронизируемого цифрового сигнала, тактовый вход и первый выход. Кроме того, оно дополнительно содержит вход Логической «1», второй выход, элемент ИЛИ, элемент Исключающее ИЛИ и кодовый вход программирования пороговой длительности заградительной фильтрации синхронизации входного цифрового сигнала как помех. Причем каждый из триггеров дополнительно содержит тактовый вход и информационный вход, счетчик является синхронным и дополнительно снабжен кодовым входом, являющимся кодовым входом программирования длительности заградительной фильтрации синхронизации входного цифрового сигнала как помехи, прямым входом разрешения счета и инверсным входом разрешения записи, приоритетным относительно входа разрешения счета.

Наиболее близким к предлагаемой полезной модели является «Устройство синхронизации» [67318 G11C 8/18 опубл. 20.10.2007], которое содержит асинхронное оперативное запоминающее устройство, первый сумматор, второй сумматор, третий сумматор, четвертый сумматор, мультиплексор, счетчик переключения кода управления мультиплексора, счетчик количества импульсов синхронизации, счетчик формирования длительности паузы, счетчик формирования длительности импульсов, SR-триггер.

Недостатками этих устройств являются ограничения функциональных возможностей и отсутствие возможности контроля момента начала формирования импульсов синхронизации.

Техническим результатом предлагаемой полезной модели является многорежимность формирователя синхроимпульсов т.е. программирование режимов работы формирователя в каждом рабочем такте, в результате чего появляется возможность управлять задержкой (паузой) начала формирования синхроимпульсов с помощью кодов управления.

Сущность предлагаемой полезной модели состоит в том, что формирователь синхроимпульсов состоит из асинхронного оперативного запоминающего устройства, первого сумматора, второго сумматора, третьего сумматора, четвертого сумматора, мультиплексора, счетчика переключения кода управления мультиплексора, счетчика количества импульсов синхронизации, счетчика формирования длительности паузы, счетчика формирования длительности импульсов, SR-триггера. Первый выход асинхронного ОЗУ, вход которого является первым входом формирователя синхроимпульсов, шиной соединен с первым входом счетчика количества импульсов синхронизации, выход которого подключен к первому входу счетчика формирования длительности паузы, выход счетчика формирования длительности паузы подключен к первому входу SR-триггера, выход которого является выходом формирователя синхроимпульсов, второй выход асинхронного ОЗУ шиной соединен с первым входом счетчика формирования длительности импульсов, первым входом первого сумматора, первым входом второго сумматора, первым входом третьего сумматора и первым входом четвертого сумматора, третий выход асинхронного ОЗУ шиной подключен ко второму входу первого сумматора, четвертый выход асинхронного ОЗУ шиной соединен со вторым входом второго сумматора, пятый выход асинхронного ОЗУ шиной соединен со вторым входом третьего сумматора, шестой выход асинхронного ОЗУ шиной соединен со вторым входом четвертого сумматора, выход первого сумматора шиной подключен к первому входу мультиплексора, выход второго сумматора шиной подключен ко второму входу мультиплексора, выход третьего сумматора шиной соединен с третьим входом мультиплексора, выход четвертого сумматора шиной соединен с четвертым входом мультиплексора, выход мультиплексора шиной подключен ко второму входу счетчика формирования длительности паузы, выход счетчика формирования длительности импульсов соединен со вторым входом SR-триггера, выход которого подключен ко второму входу счетчика количества импульсов синхронизации и входу счетчика переключения кода управления мультиплексора, выход которого шиной соединен с пятым входом мультиплексора.

Новым является введение счетчика паузы начала формирования импульсов, D-триггера, генератора 56 МГц, компаратора, счетчика формирования опорной частоты. Седьмой выход асинхронного ОЗУ шиной соединен со входом счетчика паузы начала формирования импульсов, выход которого подключен ко второму входу D-триггера, выход генератора соединен со входом компаратора, выход которого соединен с первым входом счетчика формирования опорной частоты, объединенные второй вход счетчика формирования опорной частоты и третий вход D-триггера являются вторым входом устройства, высокий логический уровень VCC подключен к первому входу D-триггера, выход D-триггера соединен с третьим входом счетчика количества импульсов синхронизации, с четвертым входом счетчика формирования длительности паузы, с третьим входом счетчика формирования длительности импульсов, выход счетчика формирования опорной частоты соединен с третьим входом счетчика формирования длительности паузы и вторым входом счетчика формирования длительности импульсов.

На фиг.1 представлена функциональная схема предлагаемого формирователя синхроимпульсов.

Формирователь синхроимпульсов состоит из асинхронного оперативного запоминающего устройства (ОЗУ) (1), счетчика паузы начала формирования импульсов (2), D-триггера (3), первого сумматора (4), второго сумматора (5), третьего сумматора (6), четвертого сумматора (7), счетчика переключения кода управления мультиплексора (8), мультиплексора (9), счетчика количества импульсов синхронизации (10), счетчика формирования длительности паузы (11), счетчика формирования длительности импульсов (12), SR-триггера (13), генератора 56 МГц (14), компаратора (15), счетчика формирования опорной частоты (16).

Первый выход асинхронного ОЗУ (1), вход которого является первым входом формирователя синхроимпульсов, шиной соединен с первым входом счетчика количества импульсов синхронизации (10), выход которого подключен к первому входу счетчика формирования длительности паузы (11). Выход счетчика формирования длительности паузы (11) подключен к первому входу SR-триггера (13), выход которого является выходом формирователя синхроимпульсов. Второй выход асинхронного ОЗУ (1) шиной соединен с первым входом счетчика формирования длительности импульсов (12), первым входом первого сумматора (4), первым входом второго сумматора (5), первым входом третьего сумматора (6) и первым входом четвертого сумматора (7). Третий выход асинхронного ОЗУ (1) шиной подключен ко второму входу первого сумматора (4), четвертый выход асинхронного ОЗУ (1) шиной соединен со вторым входом второго сумматора (5), пятый выход асинхронного ОЗУ (1) шиной соединен со вторым входом третьего сумматора (6), шестой выход ОЗУ (1) шиной соединен со вторым входом четвертого сумматора (7), седьмой выход ОЗУ (1) шиной соединен со входом счетчика паузы начала формирования импульсов (2), выход которого подключен ко второму входу D-триггера (3). Выход первого сумматора (4) шиной подключен к первому входу мультиплексора (9), выход второго сумматора (5) шиной подключен ко второму входу мультиплексора (9), выход третьего сумматора (6) шиной соединен с третьим входом мультиплексора (9), выход четвертого сумматора (7) шиной соединен с четвертым входом мультиплексора (9). Выход мультиплексора (9) шиной подключен ко второму входу счетчика формирования длительности паузы (11). Выход генератора (14) соединен со входом компаратора (15), выход которого соединен с первым входом счетчика формирования опорной частоты (16). Объединенные второй вход счетчика формирования опорной частоты (16) и третий вход D-триггера (3) является вторым входом устройства. Высокий логический уровень VCC подключен к первому входу D-триггера (3). Выход D-триггера (3) соединен с третьим входом счетчика количества импульсов синхронизации (10), с четвертым входом счетчика формирования длительности паузы (11), с третьим входом счетчика формирования длительности импульсов (12). Выход счетчика формирования опорной частоты (16) соединен с третьим входом счетчика формирования длительности паузы (11) и вторым входом счетчика формирования длительности импульсов (12). Выход счетчика формирования длительности импульсов (12) соединен со вторым входом SR-триггера (13), выход которого подключен ко второму входу счетчика количества импульсов синхронизации (10) и входу счетчика переключения кода управления мультиплексора (8), выход которого шиной соединен с пятым входом мультиплексора (9).

Формирователь синхроимпульсов работает следующим образом: на вход 1 асинхронного ОЗУ (1) поступают 16-ти разрядные коды управления

dd[15..0] - код длительности импульса синхронизации,

dp[0][15..0] - код 1-го периода импульса синхронизации,

dp[1][15..0] - код 2-го периода импульса синхронизации,

dp[2][15..0] - код 3-го периода импульса синхронизации,

dp[n][15..0] - код n-го периода импульса синхронизации,

dn[15..0] - код количества импульсов синхронизации,

ds[150] - код задержки до начала формирования импульсов.

На вход 2 формирователя синхроимпульсов поступает внешний синхроимпульс, который далее поступает на второй вход начала установки счетчика формирования опорной частоты (16) и на третий вход сброса D-триггера (3). Выход генератора (14) соединен со входом компаратора (15), в котором происходит преобразование синусоидального сигнала с генератора (14) в цифровой меандр. С выхода компаратора (15) сигнал поступает на счетный первый вход счетчика формирования опорной частоты (16), в котором формируется сигнал опорной частоты f_oп, по наличию внешнего синхроимпульса. Сигнал опорной частоты f_oп с выхода счетчика формирования опорной частоты (16) поступает на счетные третий вход счетчика формирования длительности паузы (11) и на второй вход счетчика формирования длительности импульсов (12), из которого формируется вся сетка частот формирователя синхроимпульсов. Счетчик формирования длительности импульсов (12) отсчитывает длительность формируемого импульса (на вход данных 1 по шине со второго выхода асинхронного ОЗУ (1) поступает код длительности импульса синхронизации dd[15..0]), счетчик формирования длительности паузы (11) отсчитывает и формирует паузу между двумя импульсами синхронизации (на второй вход данных счетчика подаются коды паузы для формирования периодов синхроимпульсов), а SR-триггер (13) формирует передние и задние фронты пачки импульсов синхронизации.

Коды паузы формируются первым сумматором (4), вторым сумматором (5), третьим сумматором (6) и четвертым сумматором (7), работающими в режиме вычитания и на выходе мультиплексора (9), коды паузы dpa[][15..0] каждого сумматора равны разности кодов dp[][15..0] и dd[][15..0] для каждого периода формируемого синхроимпульса. Коды dpa[][15..0] с выхода мультиплексора (9) поступают по шине на второй вход данных счетчика формирования длительности паузы (11). Выбор номера канала мультиплексора (9) осуществляется по управляющему пятому входу 2-разрядным кодом с выхода счетчика переключения кода управления мультиплексора (8), на счетный вход которого подаются формируемые выходные импульсы синхронизации.

По коду ds[150] поступающему на вход счетчика паузы начала формирования импульсов (2), определяется интервал от начала поступающего на вход 2 устройства внешнего синхроимпульса до начала формирования импульсов синхронизации. С выхода переноса счетчика паузы начала формирования импульсов (2) выходной сигнал конца паузы поступает на второй вход D-триггера (3). Высокий логический уровень VCC подключен к первому входу D-триггера (3). На выходе D-триггера (3) формируется интервал (пауза) до начала формирования импульсов синхронизации - строб разрешения и поступает на входы сброса (начальной установки) счетчиков: на третий вход счетчика количества импульсов синхронизации (10), на четвертый вход счетчика формирования длительности паузы (11) и на третий вход счетчика формирования длительности импульсов (12).

По коду dn[15..0] поступающему на первый вход счетчика количества импульсов синхронизации (10), определяется количество синхроимпульсов в пачке, далее формируется сигнал разрешения, который поступает на вход разрешения 1 счетчика формирования длительности паузы (11) для формирования паузы между синхроимпульсами.

Код dd[15..0] рассчитывается исходя из требуемого значения длительности синхроимпульса:

dd[15..0]=_и-1;

код dp[][15..0] рассчитывается исходя из требуемого значения периода импульса синхронизации Т_и:

dp[][15..0]=T_и-1;

код dn[15..0] рассчитывается исходя из требуемого значения количества синхроимпульсов в пачке N_и:

dn[15..0]=N;

код ds[150] рассчитывается исходя из требуемого значения задержки до начала формирования синхроимпульсов:

ds[150]=T_З-1.

Таким образом, формируются регулируемые по длительности от импульса к импульсу, периоду повторения как одиночные, так и пачки импульсов синхронизации с управлением момента начала формирования синхроимпульсов, достигается повышение производительности за счет возможности контроля момента начала формирования импульсов синхронизации.

Формирователь синхроимпульсов, состоящий из асинхронного оперативного запоминающего устройства, первого сумматора, второго сумматора, третьего сумматора, четвертого сумматора, мультиплексора, счетчика переключения кода управления мультиплексора, счетчика количества импульсов синхронизации, счетчика формирования длительности паузы, счетчика формирования длительности импульсов, SR-триггера, причем первый выход асинхронного ОЗУ, вход которого является первым входом формирователя синхроимпульсов, шиной соединен с первым входом счетчика количества импульсов синхронизации, выход которого подключен к первому входу счетчика формирования длительности паузы, выход счетчика формирования длительности паузы подключен к первому входу SR-триггера, выход которого является выходом формирователя синхроимпульсов, второй выход асинхронного ОЗУ шиной соединен с первым входом счетчика формирования длительности импульсов, первым входом первого сумматора, первым входом второго сумматора, первым входом третьего сумматора и первым входом четвертого сумматора, третий выход асинхронного ОЗУ шиной подключен ко второму входу первого сумматора, четвертый выход асинхронного ОЗУ шиной соединен со вторым входом второго сумматора, пятый выход асинхронного ОЗУ шиной соединен со вторым входом третьего сумматора, шестой выход асинхронного ОЗУ шиной соединен со вторым входом четвертого сумматора, выход первого сумматора шиной подключен к первому входу мультиплексора, выход второго сумматора шиной подключен ко второму входу мультиплексора, выход третьего сумматора шиной соединен с третьим входом мультиплексора, выход четвертого сумматора шиной соединен с четвертым входом мультиплексора, выход мультиплексора шиной подключен ко второму входу счетчика формирования длительности паузы, выход счетчика формирования длительности импульсов соединен со вторым входом SR-триггера, выход которого подключен ко второму входу счетчика количества импульсов синхронизации и входу счетчика переключения кода управления мультиплексора, выход которого шиной соединен с пятым входом мультиплексора, отличающийся тем, что введены счетчик паузы начала формирования импульсов, D-триггер, генератор 56 МГц, компаратор, счетчик формирования опорной частоты, причем седьмой выход асинхронного ОЗУ шиной соединен со входом счетчика паузы начала формирования импульсов, выход которого подключен ко второму входу D-триггера, выход генератора соединен со входом компаратора, выход которого соединен с первым входом счетчика формирования опорной частоты, объединенные второй вход счетчика формирования опорной частоты и третий вход D-триггера являются вторым входом устройства, высокий логический уровень VCC подключен к первому входу D-триггера, выход D-триггера соединен с третьим входом счетчика количества импульсов синхронизации, с четвертым входом счетчика формирования длительности паузы, с третьим входом счетчика формирования длительности импульсов, выход счетчика формирования опорной частоты соединен с третьим входом счетчика формирования длительности паузы и вторым входом счетчика формирования длительности импульсов.