Передатчик дифференциальных сигналов стандарта lvds
Полезная модель относится к области микроэлектроники и связи, предназначена для использования в качестве функционального блока заказных интегральных микросхем или в виде самостоятельной специализированной микросхемы для организации высокоскоростного канала передачи данных между интегральными микросхемами, используя стандарт передачи сигналов LVDS (Low Voltage Differential Signaling). Передатчик содержит два входа, шины питания и земли, два выхода, четыре источника тока, четыре транзистора, при этом первый источник тока соединен с шиной питания и с истоками первого и второго транзисторов, затворы первого и третьего транзисторов соединены с первым входом передатчика, стоки первого и третьего транзисторов соединены друг с другом и с первым выходом передатчика, стоки второго и четвертого транзисторов соединены друг с другом и со вторым выходом передатчика, затворы второго и четвертого транзисторов соединены со вторым входом передатчика. В качестве третьего и четвертого источников тока установлены управляемые источники тока, дополнительно введены два транзистора, блок формирования опорных сигналов (БФОС), два блока сравнения (БС), элемент 2И-НЕ, блок управления длительностью протекания тока форсирования (БДФ) и блок управления энергией форсирования (БЭФ). Второй источник тока подключен к шине земли и к истокам третьего и четвертого транзисторов. Входы БС подключены к входам передатчика и выходам БФОС, выходы БС подключены к входам элемента 2И-НЕ, выход элемента 2И-НЕ подключен к БЭФ. Первый выход БЭФ подключен ко второму входу БДФ, а его второй выход подключен к третьему и четвертому источникам тока, первый вход БДФ подключен к входу передатчика, выходы БДФ подключены к затворам пятого и шестого транзисторов. Заявляемый передатчик обеспечивает меньшую по сравнению с прототипом чувствительность параметров выходного сигнала (максимальная амплитуда выходного сигнала и длительность переходных процессов) к изменению емкостной нагрузки передатчика и не требует для своей работы внешнего управления амплитудой и длительностью протекания тока форсирования.
Полезная модель относится к области микроэлектроники и связи, предназначена для использования в качестве функционального блока заказных интегральных микросхем или в виде самостоятельной специализированной микросхемы для организации высокоскоростного канала передачи данных между интегральными микросхемами, используя стандарт передачи сигналов LVDS (Low Voltage Differential Signaling).
Важным показателем качества передатчиков дифференциальных сигналов является низкая чувствительность параметров выходного сигнала к номиналу емкостной нагрузки передатчика. Емкостная нагрузка передатчика складывается из паразитных емкостей контактных площадок, разъемов и линии связи. Основными параметрами выходного сигнала являются длительность переходных процессов и максимальная амплитуда. При работе передатчика его емкостная нагрузка может изменяться, при этом указанные параметры выходного сигнала отклоняются от номинальных значений и могут выйти из допустимых диапазонов. Чем меньше их чувствительность к емкостной нагрузке, тем шире диапазон работоспособности передатчика. Использовать понятие чувствительности для сравнения различных реализации передатчиков удобно, поскольку эта величина зависит только от особенностей структуры передатчика и не зависит от численных значений допусков на параметры выходного сигнала.
Известен передатчик дифференциальных сигналов стандарта LVDS (US 7675330 В2, МПК Н03В 1/00, опубликованный 09.03.10), использующий для увеличения скорости передачи данных схему форсирования переходных процессов. Указанный передатчик содержит два входа передатчика, шину питания, шину земли, два выхода передатчика, четыре токовых зеркала, два транзистора с каналом N-типа, два транзистора с каналом Р-типа, два источника тока, четыре блока форсирования. Блок форсирования содержит инвертор и конденсатор, при этом вход инвертора является входом блока, конденсатор соединен с выходом инвертора и выходом блока форсирования. Первое и второе токовые зеркала соединены с шиной питания, их входы соединены соответственно со стоками первого и второго транзисторов N-типа. Вход первого токового зеркала соединен с выходом первого блока форсирования, выход первого токового зеркала соединен с выходом третьего токового зеркала и с первым выходом передатчика. Вход второго токового зеркала соединен с выходом второго блока форсирования, выход второго токового зеркала соединен с выходом четвертого токового зеркала и вторым выходом передатчика, третье и четвертое токовые зеркала соединены с шиной земли, их входы соединены соответственно со стоками первого и второго транзисторов Р-типа. Вход третьего токового зеркала соединен с выходом третьего блока форсирования, вход четвертого токового зеркала соединен с выходом четвертого блока форсирования. Первый источник тока соединен с шиной земли и истоками первого и второго транзисторов N-типа, второй источник тока соединен с шиной питания и истоками первого и второго транзисторов Р-типа, затворы первого транзистора N-типа и первого транзисторов Р-типа соединены с первым входом передатчика, затворы второго транзистора N-типа и второго транзистора Р-типа соединены со вторым входом передатчика. Входы первого и третьего блока форсирования соединены со вторым входом передатчика, входы второго и четвертого блока форсирования соединены с первым входом передатчика.
Описанный передатчик имеет ряд существенных недостатков. Первый его недостаток заключается в том, что он имеет высокую чувствительность параметров выходного сигнала к номиналу емкостной нагрузки. Выходной ток блоков форсирования (ток форсирования), используемых в описанном передатчике для ускоренного перезаряда емкостной нагрузки, фиксирован и не изменяется во времени. Поэтому при увеличении емкостной нагрузки происходит увеличение длительности переходных процессов, а при уменьшении емкостной нагрузки происходит увеличение максимальной амплитуды выходного сигнала. Второй недостаток описанного передатчика заключается в том, что величина и длительность протекания форсирующего тока задаются на этапе производства интегральной схемы путем выбора номинала конденсатора блока форсирования. При этом его номинал должен рассчитываться таким образом, чтобы обеспечить заданное быстродействие передатчика на наихудший случай, т.е. при максимальной суммарной емкостной нагрузке, Это приводит к тому, что энергопотребление передатчика не уменьшается при снижении фактической емкостной нагрузки.
Наиболее близким к предлагаемому техническому решению является передатчик дифференциальных сигналов стандарта LVDS (US 7586330 В2 МПК Н03К 19/0175, Н03К 3/00, Н03В 1/00, опубликованный 08.09.09), содержащий четыре входа передатчика, шину питания, шину земли, два выхода передатчика, четыре источника тока, четыре транзистора, блок выбора длительности импульса форсирования (БДФ), блок выбора амплитуды импульса форсирования (БАФ), шесть электронных ключей. Первый источник тока соединен с шиной питания и истоками первого и второго транзисторов, стоки первого и третьего транзисторов подключены к первому выходу передатчика, затворы первого и третьего транзисторов соединены с первым входом передатчика, истоки третьего и четвертого транзисторов соединены с шиной земли, затворы второго и четвертого транзисторов соединены со вторым входом передатчика, стоки второго и четвертого транзисторов соединены со вторым выходом передатчика. Входы БАФ подключены к третьему и четвертому входам передатчика, а выходы БАФ подключены к первому, второму и третьему электронным ключам, входы первого, второго и третьего электронных ключей подключены к шине питания, а их выходы к входам четвертого, пятого и шестого электронных ключей соответственно. Входы БДФ подключены к первому и второму входам передатчика, выходы БДФ подключены к четвертому, пятому и шестому электронным ключам соответственно, выходы четвертого, пятого и шестого электронных ключей соединены с входами второго, третьего и четвертого источников тока соответственно, выходы второго, третьего и четвертого источников тока подключены к истокам первого и второго транзисторов.
Основной недостаток описанного передатчика заключается в том, что он имеет высокую чувствительность параметров выходного сигнала к номиналу емкостной нагрузки. Амплитуда и длительность тока форсирования не зависит от номинала емкостной нагрузки и потому при увеличении емкостной нагрузки происходит увеличение длительности переходных процессов, а при ее уменьшении происходит увеличение максимальной амплитуды выходного сигнала. Вторым недостатком описанного передатчика является необходимость внешнего управления амплитудой тока форсирования. Из-за этого передатчик имеет избыточные входы, что делает его менее технологичным. Третий недостаток состоит в том, что имеется всего 4 варианта выбора амплитуды тока форсирования, что не всегда позволяет обеспечить его оптимальную установку для каждого из возможных режимов работы.
Задачей полезной модели является создание передатчика дифференциальных сигналов стандарта LVDS с низкой чувствительностью параметров выходного сигнала (длительность переходных процессов и максимальная амплитуда) к номиналу емкостной нагрузки передатчика, не требующего внешнего управления амплитудой и длительностью протекания тока форсирования.
Описанный технический результат достигается тем, что аналогично прототипу передатчик дифференциальных сигналов стандарта LVDS, содержит первый и второй входы передатчика, шину питания, шину земли, первый и второй выходы передатчика, первый, второй, третий и четвертый источники тока, первый, второй, третий и четвертый транзисторы. При этом, первый источник тока соединен с шиной питания и с истоками первого и второго транзисторов, затворы первого и третьего транзисторов соединены с первым входом передатчика, стоки первого и третьего транзисторов соединены друг с другом и с первым выходом передатчика. Стоки второго и четвертого транзисторов соединены друг с другом и со вторым выходом передатчика, затворы второго и четвертого транзисторов соединены со вторым входом передатчика. В отличие от прототипа, в качестве третьего и четвертого источников тока установлены управляемые источники тока. Дополнительно введены пятый и шестой транзисторы, блок формирования опорных сигналов (БФОС), первый и второй блоки сравнения (БС), логический элемент 2И-НЕ, блок управления длительностью протекания тока форсирования (БДФ) и блок управления энергией форсирования (БЭФ). Второй источник тока подключен к шине земли и к истокам третьего и четвертого транзисторов. Входы первого БС подключены к первому выходу передатчика и к первому выходу БФОС, а входы второго БС подключены ко второму выходу передатчика и ко второму выходу БФОС. Выходы первого и второго БС подключены к входам логического элемента 2И-НЕ, выход логического элемента 2И-НЕ подключен к входу БЭФ. Первый выход БЭФ подключен ко второму входу БДФ, второй выход БЭФ подключен к третьему и четвертому источникам тока. Первый вход БДФ подключен к первому входу передатчика, первый и второй выходы БДФ подключены к затворам пятого и шестого транзисторов соответственно. Третий источник тока подключен к шине питания и к истоку пятого транзистора. Четвертый источник тока подключен к шине земли и к истоку шестого транзистора. Сток пятого транзистора подключен к истокам первого и второго транзисторов. Сток шестого транзистора подключен к истокам третьего и четвертого транзисторов.
Блок формирования опорных сигналов обеспечивает поддержание на своих выходах потенциалов, соответствующих уровням передачи логического нуля и логической единицы (1,075 В и 1,425 В). Блок сравнения формирует на своем выходе единичный импульс, если потенциал на втором входе оказывается больше потенциала на первом входе, в остальное время на его выходе поддерживается напряжение близкое к нулю. Блок управления энергией форсирования обеспечивает формирование сигналов управления длительностью протекания тока форсирования и амплитудой тока форсирования. Потенциалы на его выходах плавно изменяются, обеспечивая оптимальный выбор параметров импульса форсирования. Блок управления длительностью протекания тока форсирования формирует на своих выходах единичные импульсы, привязанные к моментам изменения данных на входе передатчика. Длительность импульсов изменяется в соответствии с потенциалом на втором входе БДФ. Низкая чувствительность параметров выходного сигнала к емкостной нагрузке передатчика в заявляемом устройстве достигается за счет наличия обратной связи между блоком управления длительностью протекания тока форсирования, блоком управления амплитудой тока форсирования и выходным сигналом передатчика. Управляемые источники тока обеспечивают возможность плавной регулировки амплитуды тока форсирования. Для управления источниками тока может использоваться как ток, так и напряжение, в зависимости от их конструкции. При этом описанный порядок связей между блоками передатчика не изменяется. Дополнительно введенные в передатчик пятый и шестой транзисторы обеспечивают управление длительностью протекания тока форсирования. БАФ и БЭФ обеспечивают управление амплитудой и длительностью протекания тока форсирования. При этом если на вход БЭФ поступает короткий импульс логической единицы, потенциалы на его выходах начинают плавно расти, обеспечивая увеличение амплитуды тока форсирования. БДФ формирует на своих выходах сигналы отпирания пятого и шестого транзисторов при наличии на входах передатчика переходов из единицы в ноль или из нуля в единицу. При этом длительность сигнала регулируется с помощью сигнала на втором выходе БЭФ. Обратная связь в заявляемом передатчике реализуется с помощью блока формирования опорных сигналов, блоков сравнения и логического элемента 2И-НЕ. Описанный порядок соединения БФОС, БС и логического элемента 2И-НЕ приводит к тому, что на выходе элемента 2И-НЕ формируется сигнал коррекции амплитуды и длительности протекания тока форсирования. Управляемые источники тока, пятый и шестой транзисторы являются исполнительными элементами в контуре обратной связи и обеспечивают корректировку тока форсирования в соответствии с сигналом коррекции.
Благодаря указанной совокупности признаков заявляемый передатчик не требует внешнего управления амплитудой и длительностью протекания тока форсирования и обладает низкой чувствительностью параметров выходного сигнала (длительность переходных процессов и максимальная амплитуда выходного сигнала) к номиналу емкостной нагрузки передатчика, так как при увеличении емкостной нагрузки передатчика происходит увеличение амплитуды и длительности протекания тока форсирования, которые компенсируют увеличение длительности переходных процессов, а при уменьшении емкостной нагрузки, наоборот, происходит уменьшение амплитуды и длительности протекания тока форсирования, что компенсирует увеличение максимальной амплитуды выходного сигнала.
Сущность предлагаемого технического решения иллюстрируется графическими материалами, на которых представлено следующее:
фиг 1. - схема передатчика дифференциальных сигналов стандарта LVDS, подключенного через линию связи к приемнику сигналов стандарта LVDS, где: 1 - первый вход передатчика, 2 - второй вход передатчика, 3 - шина питания, 4 - шина земли, 5 - первый выход передатчика, 6 - второй выход передатчика, 7 - первый источник тока, 8 - первый транзистор, 9 - второй транзистор, 10 - третий транзистор, 11 - четвертый транзистор, 12 - второй источник тока, 13 - третий источник тока, управляемый напряжением, 14 - четвертый источник тока, управляемый напряжением, 15 - пятый транзистор, 16 - шестой транзистор, 17 - блок формирования опорных сигналов, 18 - первый блок сравнения, 19 - второй блок сравнения, 20 - логический элемент 2И-НЕ, 21 - блок управления энергией форсирования, 22 - блок управления длительностью протекания тока форсирования, 23 - первый паразитный конденсатор линии связи, 24 - второй паразитный конденсатор линии связи, 25 - терминирующий резистор, входящий в состав приемника;
фиг 2. - частный случай реализации блока формирования опорных сигналов, где 3 - шина питания, 4 - шина земли, 26 - источник тока блока формирования опорных сигналов, 27 - источник напряжения, 28-39 транзисторы, 40-42 - постоянные сопротивления; 43, 44 - первый и второй выходы блока формирования опорных сигналов;
фиг 3. - частный случай реализации блока сравнения, где: 45, 46 - первый и второй входы блока сравнения, 3 - шина питания, 4 - шина земли, 47 - источник тока блока сравнения, 48-55 транзисторы, 56 - выход блока сравнения.
фиг 4. - частный случай реализации блока управления энергией форсирования, где: 3 - шина питания, 4 - шина земли, 57 - вход блока управления энергией форсирования, 58, 59 - первый и второй выходы блока управления энергией форсирования, 60-66 - транзисторы, 67 - источник тока блока управления энергией форсирования, 68 - конденсатор, 69, 70 - инверторы, 71 - счетчик с модулем счета 10, 72 - D-триггер;
фиг 5. - частный случай реализации блока управления длительностью протекания тока форсирования, где: 3 - шина питания, 4 - шина земли, 73, 74 - первый и второй входы БДФ, 75, 76 - выходы БДФ, 77-88 - транзисторы, 89-91 - инверторы; 92 - логический элемент «исключающее или»;
фиг 6. - Временные диаграммы выходного дифференциального сигнала передатчика-прототипа (пунктирная линия) и заявляемого устройства (сплошная линия), полученные в результате моделирования работы передатчиков с линией связи емкостью 10 пФ;
фиг 7. - Временные диаграммы выходного дифференциального сигнала передатчика-прототипа (пунктирная линия) и заявляемого устройства (сплошная линия), полученные в результате моделирования работы передатчиков с линией связи емкостью 20 пФ;
фиг 8. - Временные диаграммы выходного дифференциального сигнала передатчика-прототипа (пунктирная линия) и заявляемого устройства (сплошная линия), полученные в результате моделирования работы передатчиков с линией связи емкостью 5 пФ;
фиг 9. - таблица значений чувствительности параметров выходного сигнала передатчика-прототипа и заявляемого устройства для линий связи с различной емкостью, полученная в результате проведения моделирования;
В частном случае выполнения, передатчик дифференциальных сигналов стандарта LVDS (фиг.1) содержит первый и второй входы 1, 2 передатчика, шину 3 питания, шину 4 земли, первый и второй выходы 5, 6 передатчика, первый, второй, третий и четвертый источники тока 7, 12, 13, 14, первый, второй, третий и четвертый транзисторы 8-11, пятый и шестой транзисторы 15-16, блок 17 формирования опорных сигналов, первый и второй блоки 18, 19 сравнения, логический элемент 20 2И-НЕ, блок 21 управления энергией форсирования, блок 22 управления длительностью протекания тока форсирования. Причем третий и четвертый источники тока 13, 14 в данном случае управляются напряжением. Первый источник тока 7 соединен с шиной 3 питания и с истоками первого и второго транзисторов 8, 9, затворы первого и третьего транзисторов 8, 10 соединены с первым входом 1 передатчика, стоки первого и третьего транзисторов 8, 10 соединены друг с другом и с первым выходом 5 передатчика. Стоки второго и четвертого транзисторов 9, 11 соединены друг с другом и со вторым выходом 6 передатчика, затворы второго и четвертого транзисторов 9, 11 соединены со вторым входом 2 передатчика. Второй источник тока 12 соединен с истоками третьего и четвертого транзисторов 10, 11 и с шиной 4 земли. Третий источник тока 13 соединен с шиной питания 3, вторым выходом блока 21 (БЭФ) и с истоком пятого транзистора 15. Четвертый источник тока 14 соединен с истоком шестого транзистора 16, вторым выходом блока 21 (БЭФ) и с шиной 4 земли. Сток пятого транзистора 15 соединен с истоками первого и второго транзисторов 8, 9, а сток шестого транзистора 16 соединен с истоками третьего и четвертого транзисторов 10, 11, затворы пятого и шестого транзисторов 15, 16 соединены с первым и вторым выходами блока 22 (БДФ). Первый выход блока 17 (БФОС) соединен со вторым входом блока 18 (БС), а его второй выход соединен со вторым входом блока 19 (БС), первый вход блока 18 (БС) соединен с первым выходом 5 передатчика, первый вход блока 19 (БС) соединен со вторым выходом 6 передатчика. Выходы блоков 18, 19 (БС) соединены со входами логического элемента 20 (2И-НЕ), а выход логического элемента 20 соединен со входом блока 21 (БЭФ). Первый выход блока 21 (БЭФ) соединен со вторым входом блока 22 (БДФ), а первый вход блока 22 соединен с первым входом 1 передатчика.
Блоки сравнения, формирования опорных сигналов, управления длительностью протекания тока форсирования и управления энергией форсирования, входящие в состав передатчика, могут быть выполнены различным образом. Ниже приводится описание возможных реализации этих блоков.
В частном случае выполнения блок формирования опорных сигналов (фиг.2) содержит шину 3 питания, шину 4 земли, источник тока 26, источник напряжения 27, двенадцать транзисторов 28-39, три резистора 40-42, первый и второй выходы 43, 44 блока формирования опорных сигналов. Источник тока 26 соединен с шиной 3 питания и стоком транзистора 33, затвор транзистора 33 соединен с его стоком и с затвором транзистора 35, истоки транзисторов 33, 35 соединены с шиной 4 земли, источник напряжения 27 соединен с шиной 4 земли и затвором транзистора 34, истоки транзисторов 34, 36 соединены со стоком транзистора 35. Истоки транзисторов 28, 29 соединены с шиной 3 питания, затвор транзистора 28 соединен с его стоком, со стоком транзистора 34 и с затвором транзистора 31, затвор транзистора 29 соединен с его стоком, стоком транзистора 36 и затвором транзистора 30, затвор транзистора 36 соединен с резисторами 41 и 42. Исток транзистора 30 соединен с шиной 3 питания, стоки транзисторов 30, 37 соединены друг с другом и с затворами транзисторов 37, 39. Истоки транзисторов 37 и 39 соединены с шиной 4 земли, исток транзистора 31 соединен с шиной 3 питания, а его сток соединен с истоком транзистора 32, затвор транзистора 32 соединен с шиной 3 питания, а его сток с первым выходом 43 блока формирования опорных сигналов и с резисторами 40, 41. Затвор транзистора 38 соединен с шиной 4 земли, его исток соединен со стоком транзистора 39, а его сток соединен со вторым выходом 44 блока формирования опорных сигналов и с резисторами 40, 42.
В частном случае выполнения блок сравнения (фиг.3) содержит два входа 45, 46 блока сравнения, шину 3 питания, шину 4 земли, источник тока 47, восемь транзисторов 48-55 и выход 56 блока сравнения. Источник тока 47 соединен с шиной 3 питания, со стоком транзистора 53 и с затворами транзисторов 53-55. Истоки транзисторов 48-50 соединены с шиной 3 питания, затворы транзисторов 48, 49 соединены друг с другом и со стоками транзисторов 48, 51, стоки транзисторов 49, 52 соединены друг с другом и с затвором транзистора 50, стоки транзисторов 50 и 55 соединены друг с другом и с выходом 56 блока сравнения, затворы транзисторов 51 и 52 соединены с первым 45 и вторым 46 входами блока сравнения соответственно, а их истоки соединены со стоком транзистора 54, истоки транзисторов 53-55 соединены с шиной 4 земли.
В частном случае выполнения блок управления энергией форсирования (фиг.4) содержит шину 3 питания, шину 4 земли, вход 57 блока управления энергией форсирования, два выхода 58, 59 блока управления энергией форсирования, семь транзисторов 60-66, источник тока 67, конденсатор 68, два инвертора 69, 70, счетчик 71 и D-триггер 72. Вход блока 57 соединен со входами синхронизации счетчика 71 и D-триггера 72, истоки транзисторов 60 и 61 соединены с шиной 3 питания, затворы транзисторов 60, 61 соединены друг с другом и со стоками транзисторов 60, 64, сток транзистора 61 соединен с истоком транзистора 62, затворы транзисторов 62, 65 соединены друг с другом и с инверсным выходом D-триггера 72. Стоки транзисторов 62, 65 соединены друг с другом, с конденсатором 68, с входом инвертора 69 и с первым выходом блока управления энергией форсирования 58, затворы транзисторов 63, 64, 66 соединены друг с другом, с источником тока 67 и со стоком транзистора 63, истоки транзисторов 63, 64, 66 соединены с шиной 4 земли, исток транзистора 65 соединен со стоком транзистора 66. Источник тока 67 соединен с шиной 3 питания и с затвором транзистора 63, конденсатор 68 соединен с шиной 4 земли, выход инвертора 69 соединен со входом инвертора 70, выход инвертора 70 соединен со вторым выходом блока управления энергией форсирования 59, выход переноса счетчика 71 соединен со входом асинхронного сброса D-триггера 72, вход данных D-триггера 72 соединен с шиной 3 питания.
В частном случае выполнения блок управления длительностью протекания тока форсирования (фиг.5) содержит шину 3 питания, шину 4 земли, два входа блока 73, 74, выходы блока 75, 76, двенадцать транзисторов 77-88, три инвертора 89-91 и логический элемент 92 «исключающее или». Первый вход блока 73, соединен с затвором транзистора 83, второй вход блока 74 соединен с входом инвертора 89 и с первым входом элемента 92 «исключающее или», выход блока 75 соединен с выходом логического элемента 92 «исключающее или» и с входом инвертора 91, выход блока 76 соединен с выходом инвертора 91. Истоки транзисторов 77, 78, 79, 81 соединены с шиной 3 питания, затворы транзисторов 77, 78, 79, 81 соединены друг с другом и со стоками транзисторов 77, 83, сток транзистора 78 соединен с затворами транзисторов 84, 86, 88 и стоком транзистора 84, сток транзистора 79 соединен с истоком транзистора 80, затворы транзисторов 80, 85 соединены друг с другом и с выходом инвертора 89, стоки транзисторов 80, 85 соединены друг с другом и с затворами транзисторов 82, 87. Сток транзистора 81 соединен с истоком транзистора 82. Истокитранзисторов 83, 84, 86, 88 соединены с шиной 4 земли, исток транзистора 85 соединен со стоком транзистора 86, исток транзистора 87 соединен со стоком транзистора 88, выход инвертора 90 соединен со вторым входом логического элемента «исключающее или» 92.
Заявляемое устройство работает следующим образом. На шину питания 3 (см. фиг.1) подается напряжение питания, при этом конденсатор 68 (см. фиг.4) разряжен и потому сигналы на выходах 58 и 59 блока управления энергией форсирования равны нулю. Одновременно с включением питания на входы передатчика 1 и 2 (см. фиг.1) подаются взаимно инверсные сигналы. Для определенности будем считать что на вход 1 подан сигнал равный нулю а на вход 2 сигнал равный единице. При этом транзисторы 8 и 11 переходят в открытое состояние, а транзисторы 9 и 10 в закрытое состояние. Ток протекает от шины 3 питания через источник тока 7, транзистор 8, первый выход передатчика 5, терминирующий резистор 25, второй выход передатчика 6, транзистор 11, источник тока 12 и шину 4 земли. Конденсатор 24 заряжается до напряжения 1,425 В, а конденсатор 23 до напряжения 1,075 В. Поскольку потенциал на выходах блока 21 (БЭФ) равен нулю, номинальный ток источников тока 13 и 14 также равен нулю и ток форсирования не протекает. Передатчик продолжает работать, при этом сигналы на его входах меняются в соответствии с передаваемыми данными. При подаче на вход 1 сигнала равного единице, а на вход 2 сигнала равного нулю, транзисторы 8 и 11 закрываются, а транзисторы 9 и 10 открываются, путь протекания тока меняется: через шину 3 питания, источник тока 7, транзистор 9, второй выход 6 передатчика, терминирующий резистор 25, первый выход 5 передатчика, транзистор 10, источник тока 12 и шину 4 земли. При этом конденсатор 24 заряжается до напряжения 1,075 В, а конденсатор 23 до напряжения 1,425 В. Поскольку ток форсирования не протекает, сигналы на выходах передатчика не могут выйти из допустимого стандартом диапазона 1,075
1,425 В.
Одновременно с включением питания, начинает работать блок формирования опорных сигналов (см. фиг.2). Ток через источник 26 протекает через транзистор 33 и отражается транзистором 35. После включения потенциал в точке соединения резисторов 41 и 42 равен половине питающего напряжения и равен потенциалу на источнике напряжения 27. Потенциалы на затворах транзисторов 34 и 36 равны и потому их эквивалентные сопротивления также равны. Транзисторы 28 и 29 имеют равный коэффициент усиления и потому потенциалы на их затворах также равны. Поэтому ток, протекающий через канал транзистора 35, делится пополам между каналами транзисторов 28 и 29. Ток, протекающий через транзистор 29, отражается через транзисторы 30 и 37 в канал транзистора 39, а ток, протекающий через транзистор 28 отражается в канал транзистора 31. Номинальный ток источника 26, геометрия транзисторов 32, 38 и номинал резистора 40 выбраны таким образом, чтобы потенциал на стоке транзистора 32 был равен 1,425 В, а на стоке транзистора 38 - 1,075 В. При отклонении потенциала на стоке транзистора 32 в большую сторону увеличивается потенциал в точке соединения резисторов 41 и 42, напряжение на затворе транзистора 36 становится больше чем на затворе транзистора 34, ток, протекающий через транзистор 29, становится больше, а ток, протекающий через транзистор 28, наоборот, меньше. Это приводит к тому, что сопротивление транзистора 31 увеличивается, а транзистора 39 уменьшается. Вследствие этого напряжение на стоке транзистора 32 уменьшается, возвращаясь к номинальному значению 1,425 В. Аналогично схема ведет себя при уменьшении потенциала на стоке транзистора 32: ток через транзистор 28 увеличивается, а через транзистор 29 уменьшается, сопротивление транзистора 31 уменьшается, а сопротивление транзистора 39 увеличивается, потенциал на стоке транзистора 32 возвращается к номинальному значению. Так обеспечивается поддержание на входах 43 и 44 потенциалов, равных 1,425 В и 1,075 В соответственно.
Напряжение с первого выхода передатчика 5 (см. фиг 1.) поступает на вход 45 первого блока 18 сравнения (см. фиг 3.). До тех пор, пока его значение меньше чем 1,425 В сопротивление транзистора 51 меньше, чем сопротивление транзистора 52. Ток, протекающий через источник тока 47 и транзистор 53, отражается в канал транзистора 54 и в канал транзистора 55. При этом ток в канале транзистора 55 в два раза меньше, чем в канале транзистора 54 из-за разницы геометрических размеров этих транзисторов. Поскольку сопротивление транзистора 51 меньше, чем сопротивление транзистора 52, через транзистор 49 протекает меньший ток, чем через транзистор 48. Ток, протекающий через транзистор 49, отражается в канал транзистора 50, это приводит к тому, что потенциал на выходе 56 блока 18 сравнения близок к нулю. Как только в процессе работы устройства потенциал на входе 45 превысит значение 1,425 В, потенциал на выходе 56 блока 18 сравнения станет близким к единице на то время, пока сигнал на входе 45 превышает порог в 1,425 В. Аналогичным образом работает второй блок 19 сравнения (см. фиг 1.). Пока потенциал на втором выходе 6 передатчика больше порога в 1,075 В, потенциал на выходе второго блока 19 сравнения близок к нулю, а при уменьшении потенциала ниже порогового значения становится близким к единице.
Сигналы с выходов блоков сравнения 18 и 19 поступают на входы логического элемента 20 (2И-НЕ). Поэтому на его выходе сигнал большую часть времени работы устройства равен нулю и становится равным единице только тогда, когда потенциалы на обоих выходах 5, 6 передатчика выходят из допустимого диапазона 1,075-1,425 В.
Сигнал с выхода элемента 20 (2И-НЕ) поступает на вход 57 блока управления энергией форсирования (см фиг.4), на вход счетчика 71 и на вход триггера 72. До тех пор пока сигналы на выходах 5, 6 передатчика остаются в допуске, значение этого сигнала равно нулю и потому на инверсном выходе триггера 72 сигнал равен единице. Из-за этого транзистор 65 находится в открытом состоянии, а транзистор 62 в закрытом состоянии. Ток, протекающий через источник 67, отражается через транзисторы 63, 64, 60 в каналы транзисторов 61 и 66. Ток, протекающий через конденсатор 68, всегда равен номинальному току источника 67 и поэтому напряжение на нем всегда изменяется линейно. После включения передатчика, конденсатор 68 заряжается, потенциал на его выходе увеличивается, из-за этого увеличиваются потенциалы на выходах 58 и 59. Инверторы 69 и 70 необходимы для того, чтобы увеличить максимально допустимое потребление тока через выход 59. Сигнал с выходов 58 и 59 блока управления энергией форсирования поступают на входы источников тока 13 и 14 (см. фиг.1), вызывая увеличение протекающего через них тока (тока форсирования). Этот ток протекает через линию связи, обеспечивая уменьшение времени перезаряда конденсаторов 23 и 24. Рост потенциала на конденсаторе 68 происходит до тех пор, пока величина тока форсирования не приводит к превышению допустимого стандартом значения амплитуды сигнала на выходах 5, 6 передатчика. При этом на входе 57 появится короткий единичный импульс, триггер 72 переключится в единичное состояние и конденсатор 68 начнет разряжаться через транзисторы 61, 62. Сигнал на выходах 58 и 59 начнет уменьшаться, уменьшая ток форсирования, протекающий через источники тока 13 и 14, вследствие чего уменьшается амплитуда выходного сигнала передатчика. Через десять тактов сигнал на выходе счетчика 71 переведет триггер 72 обратно в нулевое состояние, и зарядка конденсатора 68 будет продолжена до поступления следующего единичного импульса на вход 57. Такая работа блока 21 управления энергией форсирования поддерживает максимальную амплитуду тока форсирования, при которой сигналы на выходе передатчика не выходят из допустимого диапазона.
Блок управления длительностью протекания тока форсирования 22 обеспечивает формирование импульсов отпирания транзисторов 15 и 16 передатчика (см. фиг.1). Сигнал с первого выхода блока 21 поступает на вход 73 (см. фиг.5) блока 22 (БДФ) и через транзистор 83 начинает протекать ток. Этот ток отражается через транзисторы 77, 78, 84 в каналы транзисторов 79, 81, 86, 88. Сигнал со входа 1 передатчика поступает на вход 74, проходит через инвертор 89 и поступает на затворы транзисторов 80, 85. При этом транзисторы 80 и 85 работают как инвертор, длительность переключения которого зависит от тока, протекающего через транзисторы 79 и 86. Сигнал со стоков транзисторов 80 и 85 проходит через инвертор, состоящий из транзисторов 82 и 87, и инвертор 90. До тех пор, пока сигнал на входе 74 не изменяется, сигналы на входах логического элемента 92 «исключающее или» равны и потому на выходе 75 сигнал равен нулю, а на выходе 76 равен единице, так как он дополнительно проходит через инвертор 91. При изменении уровня сигнала на входе 74 происходит переключение инверторов, составленных транзисторами 80, 85 и 82, 87. Длительность переходного процесса зависит от величины тока в каналах транзисторов 79, 81, 86, 88 - чем он больше, тем быстрее переключение, чем меньше - тем медленнее. Во время переходного процесса сигналы на входах элемента 92 не равны, поэтому на выходах 75 и 76 формируются импульсы открытия транзисторов 15 и 16 (см. фиг.1). Длительность протекания тока форсирования увеличивается до тех пор, пока сигналы на выходах 5, 6 передатчика не выйдут из допустимого диапазона. После этого рост тока, управляющего длительностью протекания тока форсирования, прекратится. Регулировка длительности протекания тока форсирования позволяет уменьшить время стабилизации выходных сигналов передатчика.
В процессе работы передатчика может изменяться его емкостная нагрузка. При уменьшении емкостной нагрузки увеличивается максимальная амплитуда дифференциального выходного сигнала (разница потенциалов на выходах 5 и 6 передатчика). Это приводит к тому, что на выходах блоков сравнения 18, 19 и на выходе логического элемента 20 (2И-НЕ) появляются единичные импульсы, которые вызывают уменьшение амплитуды тока форсирования и длительности его протекания. Поэтому через некоторое время выходные сигналы передатчика возвращаются в допустимый диапазон, следовательно, чувствительность передатчика к уменьшению емкостной нагрузки мала. При увеличении емкостной нагрузки происходит увеличение длительности переходных процессов на выходах передатчика, поэтому сигналы на выходах передатчика с запасом помещаются в допустимый диапазон, единичные импульсы на выходе элемента 20 (2И-НЕ) не появляются, происходит зарядка конденсатора 68 (см. фиг.4), увеличивается амплитуда и длительность протекания тока форсирования, а это, в свою очередь, вызывает уменьшение длительности переходных процессов. Следовательно, чувствительность передатчика к увеличению емкостной нагрузки также мала.
Выполнен расчет параметров элементов схемы для реализации ее с помощью КМОП технологии Cadence GPDK с минимальной длиной канала транзистора 180 нм. Все элементы предлагаемой схемы являются технически реализуемыми. Для сравнения работы заявляемого устройства и передатчика-прототипа проведено их совместное моделирование в САПР Cadence Virtuoso. Параметры передатчика прототипа настроены таким образом, чтобы обеспечить минимальное время переключения при работе с линией связи емкостью 10 пФ (номинальный режим работы). По результатам моделирования были построены временные диаграммы выходного дифференциального сигнала передатчика-прототипа (пунктирные линии) и заявляемого устройства (сплошные линии) (фиг.6, 7, 8). Анализ диаграмм показывает, что параметры переходного процесса прототипа и заявляемого устройства близки, что означает, что в номинальном режиме максимальная амплитуда выходного сигнала и длительность переходных процессов в заявляемом устройстве равны прототипу. При отклонении величины емкости линии связи как в большую (20 пФ - фиг.7), так и в меньшую (5 пФ - фиг.8) сторону, заявляемое устройство обеспечивает меньшее изменение длительности переходных процессов и максимальной амплитуды выходного сигнала. Это подтверждает, что чувствительность параметров выходного сигнала заявляемого устройства к емкости линии связи меньше, чем у прототипа.
Результаты моделирования и расчетов численных значений чувствительности времени переключения передатчиков и амплитуды выходного сигнала к емкости линии связи в диапазоне ее изменения от 2,5 пФ до 20 пФ приведены в таблице, изображенной на фиг.9. Из указанной таблицы видно, что на всем исследуемом диапазоне чувствительность времени переключения и амплитуды выходного сигнала заявляемого устройства меньше, чем у прототипа. Таким образом, заявляемый передатчик отвечает требованиям промышленной применимости и обеспечивает при равной с прототипом длительности переходных процессов в несколько раз меньшую чувствительность параметров выходного сигнала к изменению емкости линии связи. При этом заявляемый передатчик не требует внешнего управления амплитудой и длительностью протекания тока форсирования.
Передатчик дифференциальных сигналов стандарта LVDS, содержащий первый и второй входы передатчика, шину питания, шину земли, первый и второй выходы передатчика, первый, второй, третий и четвертый источники тока, первый, второй, третий и четвертый транзисторы, при этом первый источник тока соединен с шиной питания и с истоками первого и второго транзисторов, затворы первого и третьего транзисторов соединены с первым входом передатчика, стоки первого и третьего транзисторов соединены друг с другом и с первым выходом передатчика, стоки второго и четвертого транзисторов соединены друг с другом и со вторым выходом передатчика, затворы второго и четвертого транзисторов соединены со вторым входом передатчика, отличающийся тем, что в качестве третьего и четвертого источников тока установлены управляемые источники тока, передатчик дополнительно содержит пятый и шестой транзисторы, блок формирования опорных сигналов (БФОС), первый и второй блоки сравнения (БС), логический элемент 2И-НЕ, блок управления длительностью протекания тока форсирования (БДФ) и блок управления энергией форсирования (БЭФ), второй источник тока подключен к шине земли и к истокам третьего и четвертого транзисторов, входы первого БС подключены к первому выходу передатчика и к первому выходу БФОС, а входы второго БС подключены ко второму выходу передатчика и ко второму выходу БФОС, выходы первого и второго БС подключены к входам логического элемента 2И-НЕ, выход логического элемента 2И-НЕ подключен к входу БЭФ, первый выход БЭФ подключен ко второму входу БДФ, второй выход БЭФ подключен к третьему и четвертому источникам тока, первый вход БДФ подключен к первому входу передатчика, первый и второй выходы БДФ подключены к затворам пятого и шестого транзисторов соответственно, третий источник тока подключен к шине питания и к истоку пятого транзистора, четвертый источник тока подключен к шине земли и к истоку шестого транзистора, сток пятого транзистора подключен к истокам первого и второго транзисторов, сток шестого транзистора подключен к истокам третьего и четвертого транзисторов.
