Компаратор напряжения

Полезная модель относится к интегральным микросхемам компараторов напряжения на биполярных транзисторах, её технический результат, заключающийся в уменьшении задержки переключения за счёт исключения насыщения четвёртого усилительного и третьего токозадающего транзисторов 4 и 7, достигается введением второго токоограничительного транзистора 11, шестого нагрузочного резистора 19 и выполнением их связей. На схеме компаратора напряжения также обозначены с первого по третий усилительные транзисторы 1-3, первый и второй токозадающие транзисторы 5 и 6, первый и второй транзисторы 8, 9 смещения, первый токоограничительный транзистор 10, первый и второй стабилитроны 12, 13 смещения, с первого по пятый нагрузочные резисторы 14-18, первый-третий токозадающие резисторы 20-22. 1 п. ф-лы, 1 илл.

Полезная модель относится к интегральным микросхемам компараторов напряжения на биполярных транзисторах.

Известно применение в качестве компаратора напряжения операционного усилителя, см. Гребен А.Б. Проектирование аналоговых интегральных схем. Пер. с англ. М.: Энергия, 1976, сс.118, 119 [1]. Подобные устройства не всегда отвечают требованиям по амплитуде выходного напряжения и по скорости перехода из одного состояния в другое.

Этого недостатка лишено устройство, описанное в источнике - Компараторы напряжения 521СА201, 521СА2, Р554СА2, Б521СА2-1, К521СА201, К554СА201, К554СА2. Спецификация. Акционерное общество ALFA, Рига, Латвия, www.alfarzpp.lv/rus/sc/521ca2.pdf, 2009, с.4 [2]. Устройство имеет уровни выходного напряжения и скорость переключения, обеспечивающие хорошее совмещение с большинством интегральных логических схем. По технической сущности такой компаратор напряжения наиболее близок к предложенному техническому решению.

Наиболее близкий аналог содержит первый и второй усилительные транзисторы, базы которых соответственно являются инверсным и прямым входами устройства, эмиттеры соединены с коллектором первого токозадающего транзистора, а коллекторы соответственно подключены к первым выводам первого и второго нагрузочных резисторов, соответственно соединенным с базами третьего и четвертого усилительных транзисторов, эмиттеры которых соединены с катодом первого стабилитрона смещения, а коллекторы соответственно подключены к первым выводам третьего и четвертого нагрузочных резисторов, соответственно соединенным с базами первого и второго транзисторов смещения, база первого токозадающего транзистора соединена с базой и коллектором второго токозадающего транзистора, база третьего токозадающего транзистора вместе с анодом первого стабилитрона смещения соединены с шиной нулевого потенциала, а коллектор подключен к аноду второго стабилитрона смещения и является выходом устройства, эмиттеры первого и второго токозадающих транзисторов через первый и второй токозадающие резисторы соответственно подключены к шине отрицательного напряжения питания, а эмиттер третьего токозадающего транзистора через третий токозадающий резистор подключен к коллектору второго токозадающего транзистора, база и коллектор первого токоограничительного транзистора соединены с базой второго транзистора смещения, а эмиттер соединен со вторым выводом третьего нагрузочного резистора и с первым выводом пятого нагрузочного резистора, второй вывод которого соединен с шиной положительного напряжения питания вместе со вторым выводом четвертого нагрузочного резистора и с коллекторами первого и второго транзисторов смещения, эмиттеры которых соответственно подключены к соединенным вместе вторым выводам первого и второго нагрузочных резисторов и к катоду второго стабилитрона смещения.

Недостатком устройства - аналога является большая задержка переключения выходного напряжения с низкого уровня в высокий, что обусловлено длительным выходом четвертого усилительного и третьего токозадающего транзисторов из режима насыщения при смене отрицательной разности напряжений на прямом и инверсном входах устройства на положительную.

Технический результат полезной модели, заключающийся в уменьшении задержки переключения, достигается в компараторе напряжения, содержащем первый и второй усилительные транзисторы, базы которых соответственно являются инверсным и прямым входами устройства, эмиттеры соединены с коллектором первого токозадающего транзистора, а коллекторы соответственно подключены к первым выводам первого и второго нагрузочных резисторов, соответственно соединенным с базами третьего и четвертого усилительных транзисторов, эмиттеры которых соединены с катодом первого стабилитрона смещения, а коллекторы соответственно подключены к первым выводам третьего и четвертого нагрузочных резисторов, соответственно соединенным с базами первого и второго транзисторов смещения, база первого токозадающего транзистора соединена с базой и коллектором второго токозадающего транзистора, база третьего токозадающего транзистора вместе с анодом первого стабилитрона смещения соединены с шиной нулевого потенциала, а коллектор подключен к аноду второго стабилитрона смещения и является выходом устройства, эмиттеры первого и второго токозадающих транзисторов через первый и второй токозадающие резисторы соответственно подключены к шине отрицательного напряжения питания, а эмиттер третьего токозадающего транзистора через третий токозадающий резистор подключен к коллектору второго токозадающего транзистора, база и коллектор первого токоограничительного транзистора соединены с базой второго транзистора смещения, а эмиттер соединен со вторым выводом третьего нагрузочного резистора и с первым выводом пятого нагрузочного резистора, второй вывод которого соединен с шиной положительного напряжения питания вместе со вторым выводом четвертого нагрузочного резистора и с коллекторами первого и второго транзисторов смещения, эмиттеры которых соответственно подключены ко второму выводу первого нагрузочного резистора и к катоду второго стабилитрона смещения, дополнительным введением второго токоограничительного транзистора, коллектор и база которого соответственно подключены к первому и второму выводам второго нагрузочного резистора, а эмиттер соединен с коллектором четвертого усилительного транзистора, и шестого нагрузочного резистора, подключенного между вторыми выводами первого и второго нагрузочных резисторов.

Указанное выполнение компаратора напряжения позволяет исключить насыщение четвертого усилительного и третьего токозадающего транзисторов.

Отличительными признаками полезной модели являются дополнительное введение в устройство второго токоограничительного транзистора и шестого нагрузочного резистора, а также выполнение их связей.

Полезная модель поясняется чертежом Фиг.1, на котором изображена электрическая схема компаратора напряжения.

Компаратор напряжения содержит с первого по четвертый усилительные транзисторы 1-4, с первого по третий токозадающие транзисторы 5-7, первый и второй транзисторы 8, 9 смещения, первый и второй токоограничительные транзисторы 10, 11, первый и второй стабилитроны 12, 13 смещения, с первого по шестой нагрузочные резисторы 14-19 и с первого по третий токозадающие резисторы 20-22. Базы первого и второго усилительных транзисторов 1 и 2 соответственно являются инверсным и прямым входами Вход- и Вход+ устройства, эмиттеры соединены с коллектором первого токозадающего транзистора 5, а коллекторы соответственно подключены к первым выводам первого и второго нагрузочных резисторов 14, 15, соответственно соединенным с базами третьего и четвертого усилительных транзисторов 3 и 4, эмиттеры которых соединены с катодом первого стабилитрона 12 смещения, а коллекторы соответственно подключены к первым выводам третьего и четвертого нагрузочных резисторов 16, 17, соответственно соединенным с базами первого и второго транзисторов 8 и 9 смещения. База первого токозадающего транзистора 5 соединена с базой и коллектором второго токозадающего транзистора 6. База третьего токозадающего транзистора 7 вместе с анодом первого стабилитрона 12 смещения соединены с шиной нулевого потенциала, а коллектор подключен к аноду второго стабилитрона 13 смещения и является выходом устройства. Эмиттеры первого и второго токозадающих транзисторов 5 и 6 через первый и второй токозадающие резисторы 20 и 21 соответственно подключены к шине -U_П отрицательного напряжения питания. Эмиттер третьего токозадающего транзистора 7 через третий токозадающий резистор 22 подключен к коллектору второго токозадающего транзистора 6. База и коллектор первого токоограничительного транзистора 10 соединены с базой второго транзистора 9 смещения, а эмиттер соединен со вторым выводом третьего нагрузочного резистора 16 и с первым выводом пятого нагрузочного резистора 18, второй вывод которого соединен с шиной +Uп положительного напряжения питания вместе со вторым выводом четвертого нагрузочного резистора 17 и с коллекторами первого и второго транзисторов 8 и 9 смещения, эмиттеры которых соответственно подключены ко второму выводу первого нагрузочного резистора 14 и к катоду второго стабилитрона 13 смещения. Коллектор и база второго токоограничительного транзистора 11 соответственно подключены к первому и второму выводам второго нагрузочного резистора 15, а эмиттер соединен с коллектором четвертого усилительного транзистора 4. Шестой нагрузочный резистор 19 подключен между вторыми выводами первого и второго нагрузочных резисторов 14 и 15.

Работу устройства обеспечивают генераторы тока, состоящие из токозадающих транзисторов 5-7 и резисторов 20-22. Транзистор 7 включен по схеме с общей базой, его коллекторный ток является током выходного эмиттерного повторителя на транзисторе 9 и стабилитроне 13 смещения. Резисторы 21, 22 и транзистор 6 в диодном включении составляют эмиттерную цепь транзистора 7, определяющую его ток согласно выражению:

где _N7 - коэффициент передачи эмиттерного тока транзистора 7,

- абсолютная величина отрицательного напряжения питания,

U_БЭ6 и U_БЭ7 - база-эмиттерные напряжения транзисторов 6 и 7,

R₂₁ и R₂₂ - сопротивления резисторов 21 и 22.

Транзистор 6 и резистор 21 формируют также опорное напряжение для генератора на транзисторе 5 и резисторе 20, вырабатывающего ток I_K5 для входного дифференциального усилителя, пропорциональный току транзистора 7.

Коллекторный ток транзистора 5, распределяясь между транзисторами 1 и 2 в зависимости от разности напряжений на входах устройства, протекает в резисторах 14, 15 и 19. Разность падений напряжений на резисторе 14 и последовательно соединенных резисторах 15 и 19 образует сигнал, поступающий на базы транзисторов 3 и 4, составляющих второй дифференциальный усилительный каскад. Сопротивление резистора 14 равно сумме сопротивлений резисторов 15 и 19, что обеспечивает отсутствие разности потенциалов базовых выводов транзисторов 3 и 4 в случае равенства напряжений на входах устройства.

Ток из эмиттерного узла транзисторов 3 и 4 обеспечивает стабилитрон 12, который еще и стабилизирует потенциал этого узла. Токи коллекторов транзисторов 3 и 4 протекают в последовательно соединенных резисторах 16, 18 и в резисторе 17. Напряжение на резисторе 17 определяет уровень выходного напряжения устройства, верхний уровень которого ограничивает транзистор 10.

Когда напряжение на прямом входе устройства выше, чем на инверсном, разность коллекторных потенциалов транзисторов 1 и 2 положительна и ток стабилитрона 12 почти полностью переключается транзистором 3 в резисторы 16, 18, которые и определяют величину этого тока благодаря связи коллектора транзистора 3 с его базой через эмиттерный повторитель на транзисторе 8 и резистор 14.

Если напряжение на резисторе 18 недостаточно для открывания эмиттерного РN-перехода транзистора 10, ток коллектора транзистора 3 соответствует следующему выражению.

где - величина положительного напряжения питания, R₁₆ и R₁₈ - сопротивления резисторов 16, 17 и 18,

U_K3 - напряжение коллекторного вывода транзистора 10.

где U_БЭ3, U_БЭ8 - база-эмиттерные напряжения транзисторов 3 и 8,

U_KA12 - напряжение катод-анод стабилитрона 12,

R₁₄ - сопротивление резистора 14.

На выходе устройства формируется напряжение высокого уровня

где U_БЭ9 -напряжение база-эмиттер транзистора 9,

U_KA13 - напряжение катод-анод стабилитрона 13.

При открытом эмиттерном РN-переходе транзистора 10

В резисторе 17 протекает часть тока коллектора транзистора 3, вызывая смещение высокого выходного уровня U_ОН вниз относительно значения в выражении (5) на величину падения напряжения на резисторе 17.

При более высоком напряжении на инверсном входе устройства, ток стабилитрона 12 почти целиком протекает в транзисторе 4 и напряжение на резисторах 16 и 18 минимально. Потенциал эмиттерного узла транзистора 8 повышается почти до уровня +U_П положительного напряжения питания, смещенного вниз на U_БЭ8. В результате ограниченности суммой U _БЭ4 и U_KA12 базового потенциала транзистора 4 на последовательно соединенных резисторах 15, 19 формируется напряжение, которое обеспечивается за счет отбора части тока транзистора 4. Ток резисторов 15, 19 протекает в коллектор транзистора 4 по цепи коллектор-эмиттер транзистора 11. Положительное смещение потенциала базы транзистора 11 относительно его коллектора за счет падения напряжения на резисторе 15 ограничивает положительное смещение U_БK4 коллекторного РN-перехода транзистора 4, не допуская его инжекции и входа транзистора 4 в глубокое насыщение.

Напряжения на эмиттерных PN-переходах транзисторов 4, 9 и напряжения на стабилитронах 12, 13 приблизительно попарно равны. Это определяет положение низкого уровня на выходе устройства ниже нулевого потенциала на U_БK4. Напряжение на коллекторном PN-переходе транзистора 7 примерно как у транзистора 4.

Таким образом, во всех рабочих состояниях компаратора напряжения для всех составляющих его транзисторов исключен режим глубокого насыщения, что и обеспечивает его высокое быстродействие при любых переключениях.

Компаратор напряжения, содержащий первый и второй усилительные транзисторы, базы которых соответственно являются инверсным и прямым входами устройства, эмиттеры соединены с коллектором первого токозадающего транзистора, а коллекторы соответственно подключены к первым выводам первого и второго нагрузочных резисторов, соответственно соединенным с базами третьего и четвертого усилительных транзисторов, эмиттеры которых соединены с катодом первого стабилитрона смещения, а коллекторы соответственно подключены к первым выводам третьего и четвертого нагрузочных резисторов, соответственно соединенным с базами первого и второго транзисторов смещения, база первого токозадающего транзистора соединена с базой и коллектором второго токозадающего транзистора, база третьего токозадающего транзистора вместе с анодом первого стабилитрона смещения соединены с шиной нулевого потенциала, а коллектор подключен к аноду второго стабилитрона смещения и является выходом устройства, эмиттеры первого и второго токозадающих транзисторов через первый и второй токозадающие резисторы соответственно подключены к шине отрицательного напряжения питания, а эмиттер третьего токозадающего транзистора через третий токозадающий резистор подключен к коллектору второго токозадающего транзистора, база и коллектор первого токоограничительного транзистора соединены с базой второго транзистора смещения, а эмиттер соединен со вторым выводом третьего нагрузочного резистора и с первым выводом пятого нагрузочного резистора, второй вывод которого соединен с шиной положительного напряжения питания вместе со вторым выводом четвертого нагрузочного резистора и с коллекторами первого и второго транзисторов смещения, эмиттеры которых соответственно подключены ко второму выводу первого нагрузочного резистора и к катоду второго стабилитрона смещения, отличающийся тем, что дополнительно содержит второй токоограничительный транзистор, коллектор и база которого соответственно подключены к первому и второму выводам второго нагрузочного резистора, а эмиттер соединен с коллектором четвертого усилительного транзистора, и шестой нагрузочный резистор, подключенный между вторыми выводами первого и второго нагрузочных резисторов.