УНИВЕРСАЛЬНОЕ УСТРОЙСТВО ОБРАБОТКИ ЦИФРОВОГО ЛИНЕЙНОГО СИГНАЛА, содержащее последовательно соединенные первый D-триггер, первый логический элемент И, третий D-триггер, третий логический элемент И, пятый логический элемент И и первый логический элемент ИЛИ, выход которого соединен с первым выходом устройства, последовательно соединенные второй логический элемент И, четвертый D-триггер, четвертый логический элемент И и шестой логический элемент И, выход которого соединен с вторым входом первого логического элемента ИЛИ, второй D-триггер, прямой выход которого соединен с вторым входом первого логического элемента И, а инверсный выход соединен с первым входом второго логического элемента И, второй вход которого соединен с инверсным выходом первого D-триггера, D-входы первого и второго D-триггеров соединены с первым входом устройства, второй вход устройства соединен с С-входом второго D-триггера и вторыми входами третьего и четвертого логических элементов И, третий вход устройства соединен с С-входом второго, третьего и четвертого D-триггеров, RS-триггер, прямой и инверсный выходы которого соединены с R-входами первого и второго Т-триггеров соответственно, а R- и S-входы RS-триггера соединены с выходами третьего и четвертого логических элементов И соответственно, выходы первого и второго Т-триггеров соединены с вторыми входами пятого и шестого логических элементов И соответственно, а инверсные С-входы первого и второго Т-триггеров соединены с выходами третьего и четвертого логических элементов И соответственно, отличающееся тем, что дополнительно введен второй логический элемент ИЛИ, первый и второй входы которого соединены с выходами третьего и четвертого D-триггеров соответственно, а выход второго логического элемента ИЛИ соединен с вторым выходом устройства.
